

CHRISTIAN-ALBRECHTS-UNIVERSITÄT ZU KIEL

Diplomarbeit

Diplomarbeit

HW/SW Co-Design für einen reaktiven Prozessor

cand.-Ing. Sascha Gädtke

4. Mai 2007

Institut für Informatik
Lehrstuhl für Echtzeitsysteme und Eingebettete Systeme

betreut durch:
Prof. Dr. Reinhard von Hanxleden,
Dipl.-Inf. Claus Traulsen

Eidesstattliche Erklärung

Hiermit erkläre ich an Eides statt, dass ich die vorliegende Arbeit selbstständig verfasst und keine anderen als die angegebenen Hilfsmittel verwendet habe.

Kiel,

Inhaltsverzeichnis

1. Einleitung	1
2. Grundlagen	5
2.1. Reaktive Systeme	5
2.2. ESTEREL	6
2.2.1. Synchronizität in Esterel	6
2.2.2. Syntax	7
2.2.3. Semantiken von Esterel	12
2.3. Synthese von Esterel	14
2.3.1. Software- und Hardwaresynthese	14
2.3.2. Co-Design	15
2.3.3. Reaktive Prozessoren	15
2.4. Kiel Esterel Prozessor (<i>KEP</i>)	16
2.4.1. Architektur	16
2.4.2. Befehlssatz	17
2.4.3. Esterel2KASM Compiler	19
2.5. Logikminimierung	21
2.5.1. Datenstrukturen und Algorithmen	22
2.5.2. Softwarepakete zur Logikminimierung (und -synthese)	25
2.6. Hardwarebeschreibungssprachen	25
2.6.1. BLIF	25
2.6.2. VHDL	26
3. HW/SW Co-Synthese	31
3.1. Problemstellung	31
3.2. Lösungsansatz	33
3.3. Partitionierung	34
3.3.1. Schwierigkeiten bei der Partitionierung	34
3.3.2. Partitionierungsansatz mit lokalen Hardwaremodulen	39
3.3.3. Transformationsregeln	40
3.4. Zwischenschritt: Logikminimierung	43
3.5. Software- und Hardwaresynthese	44
3.5.1. Softwaresynthese	44
3.5.2. Hardwaresynthese	46
3.6. Schnittstelle zwischen Logikblock und KEP	48
3.6.1. Inkrementelle Entwicklung und Partielle Rekonfiguration	50

3.7. Implementierung	52
4. Experimentelle Auswertung	53
5. Zusammenfassung	59
6. Literaturverzeichnis	61
A. Kommentierter Programmcode	65
A.1. HW/SW Co-Synthese	65
A.1.1. Partitionierung des Esterel Programms	65
A.1.2. CoDesign-partitioner.cpp	67
A.1.3. CoDesignDataStructures.hpp	68
A.1.4. CoDesignDataStructures.cpp	69
A.1.5. CoDesignEsterelPreprocessor.hpp	70
A.1.6. CoDesignEsterelPreprocessor.cpp	72
A.1.7. CoDesignEsterelPrinter.hpp	77
A.1.8. CoDesignEsterelPrinter.cpp	79
A.1.9. Zwischenschritt: Logikminimierung	91
A.1.10. CoDesignLogicMinimization.hpp	92
A.1.11. CoDesignLogicMinimization.cpp	93
A.1.12. HW/SW Synthese	99
A.1.13. CoDesign-hwsynthesis.cpp	100
A.1.14. CoDesignHWSWPrinter.hpp	101
A.1.15. CoDesignHWSWPrinter.cpp	103
A.2. Wiederherstellung von Signalabhängigkeiten im CKAG	115
A.2.1. ExtDependencyHandler.cpp	116
A.3. Interfacemodul des KEP	117
A.3.1. blkinterface.cpp	118

1. Einleitung

Reaktive Systeme müssen permanent auf Eingaben aus ihrer physischen Umgebung reagieren, wobei die Geschwindigkeit der Reaktion von der Umgebung bestimmt wird. Die Anforderungen an reaktive Systeme unterscheiden sich grundsätzlich von den Anforderungen an herkömmliche Softwaresysteme. Die Bedeutung von Rechenleistung tritt gegenüber funktional und zeitlich vorhersagbarem Verhalten in den Hintergrund. Genau wie in der physischen Welt Vorgänge parallel ablaufen, bestehen reaktive Systeme häufig aus mehreren nebenläufigen Threads, deren zeitliches Verhalten jeweils von der Umgebung bestimmt wird. Das Scheduling der Threads sollte statisch erfolgen und die Ausführungszeiten einen möglichst geringen Versatz aufweisen, um ein deterministisches Verhalten zu gewährleisten. In vielen eingebetteten Anwendungen spielt zudem ein geringer Energieverbrauch eine wichtige Rolle.

Herkömmliche Programmiersprachen und Entwicklungswerkzeuge sind nicht oder nur bedingt für die Entwicklung reaktiver Systeme geeignet, da sie den besonderen Anforderungen nicht gerecht werden. *Synchrone Sprachen* [4] sind an die Anforderungen von reaktiven Systemen angepasst und stellen insbesondere Konstrukte zum Ausdruck von Nebenläufigkeit und Preemption bereit. Synchrone Sprachen basieren auf der *Synchronizitäts-Hypothese*, in der angenommen wird, dass die Berechnung einer Reaktion keine Zeit kostet bzw. in einem definierten Zeitintervall erfolgt, das verglichen mit der Zeit der Signaländerungen klein ist. Dies erlaubt die Definition einer formalen Semantik.

Eine synchrone Sprache ist ESTEREL [6]. ESTEREL benutzt ein besonderes Ausführungsmodell, das die Ausführung in diskrete (*logische*) *Ticks* oder *Instanzen* unterteilt. Die Kommunikation zwischen mehreren Threads innerhalb eines Programms und die Kommunikation mit der Umwelt erfolgt über *Signale*. Es wird angenommen, dass alle Signale während eines Ticks genau einen Zustand haben. In der Syntax von ESTEREL sind Konstrukte zum Ausdruck von Preemption und Nebenläufigkeit enthalten. ESTEREL kann nicht direkt ausgeführt werden, sondern wird üblicherweise in eine andere Programmiersprache wie C oder Java zur Softwaresynthese oder in eine Hardwarebeschreibungssprache wie VHDL zur Hardwaresynthese übersetzt. Ausführungsplattform bei der Softwaresynthese ist im Allgemeinen ein herkömmlicher Prozessor. Neuere Ansätze für die Softwaresynthese benutzen *reaktive Prozessoren*, die im Gegensatz zu herkömmlichen Prozessoren reaktive Kontrollflussstrukturen direkt unterstützen und ein vorhersagbares zeitliches Verhalten aufweisen.

Ein spezieller reaktiver Prozessor ist der *Kiel Esterel Processor (KEP)* [35], dessen Instruktionssatz eng an die ESTEREL Syntax und Semantik angelehnt ist. Die meisten ESTEREL Statements werden direkt unterstützt und können innerhalb eines Instruktionszyklus abgearbeitet werden. Dies macht die Ausführung von ESTEREL

1. Einleitung

Programmen sehr effizient. Die Berechnung von komplexen Ausdrücken muss auf dem KEP, wie auch auf anderen Prozessoren, in mehrere Instruktionen sequenzialisiert werden und ist im Gegensatz zu einer Hardwareimplementierung als Schaltnetz aufwändig.

Das Ziel dieser Arbeit ist es, durch die Auslagerung der Berechnung von komplexen Ausdrücken in einen mit dem KEP verbundenen Logikblock die Anzahl der benötigten Instruktionen reduzieren zu können und damit eine beschleunigte Programmausführung zu erreichen. Bei dem vorgestellten HW/SW Co-Synthese-Ansatz werden alle komplexen Ausdrücke aus einem gegebenen ESTEREL Programm extrahiert und in Hardware synthetisiert. Die Ausgangssignale der Logik werden als zusätzliche Eingangssignale in den KEP geführt. Auf dem KEP wird eine modifizierte Programmversion ausgeführt, in der alle komplexen Ausdrücke durch die im Logikblock berechneten zusätzlichen Signale ersetzt sind. Die Partitionierung des gegebenen Programms in Software- und Hardwareteile erfolgt auf ESTEREL Ebene, um den Ansatz möglichst lange hardwareunabhängig zu halten und die Verwendung von herkömmlichen Verifikations- und Synthesewerkzeugen zu erlauben. In einem zweiten Schritt wird aus dem Hardwareteil die Logik synthetisiert und der Softwareteil auf dem KEP ausgeführt.

Durch das Co-Design gibt es keine negative Beeinflussung der Taktfrequenz des KEP, da die Laufzeit des kritischen Pfades im Logikblock auch für große Ausdrücke deutlich unter der Dauer für einen Instruktionszyklus liegt. Der zusätzliche Hardwareaufwand für den KEP ist gering und im Vergleich zur Größe des KEP zu vernachlässigen. In den Experimenten kann gezeigt werden, dass durch die Beseitigung von Berechnungen von komplexen Ausdrücken aus dem Programm der Energieverbrauch pro Tick gesenkt und die *Worst Case Reaction Time* (WCRT) deutlich verbessert werden können.

Ein älterer Stand dieser Arbeit [19] wurde im Rahmen einer Posterpräsentation für Studenten auf der Konferenz *Languages, Compilers, and Tools for Embedded Systems (LCTES'06)* veröffentlicht. Ein weiteres Paper mit dem Titel *HW/SW Co-Design for Reactive Processing* [20] wurde zur Veröffentlichung auf der *International Conference on Hardware - Software Codesign and System Synthesis (CODES+ISSS'07)* eingereicht.

Die Ausarbeitung unterteilt sich in folgende Kapitel: Kapitel 2 führt in die Grundlagen dieser Arbeit ein. Es gibt eine Einführung in die synchrone Sprache ESTEREL und stellt verschiedene Verfahren zur Ausführung von ESTEREL vor, darunter andere Co-Design-Ansätze und reaktive Prozessoren. Als spezieller reaktiver Prozessor wird der KEP, auf dessen Basis die Co-Synthese von ESTEREL implementiert werden soll, sowie der dazugehörige Compiler zur Übersetzung von ESTEREL in den KEP Instruktionssatz eingeführt. Darüber hinaus werden Algorithmen und Werkzeuge zur Logikminimierung und Hardwarebeschreibungssprachen vorgestellt, die für die Implementierung der Co-Synthese verwendet werden.

Kapitel 3 beschreibt das Verfahren zur Co-Synthese in den einzelnen Schritten Partitionierung, Logikminimierung und HW/SW Synthese und geht dabei auf verschiedene auftretende Probleme ein.

Kapitel 4 schließlich quantifiziert die Vor- bzw. Nachteile des Co-Synthese Ansatzes im Vergleich zur reinen Softwaresynthese eines ESTEREL Programms auf dem KEP.

1. *Einleitung*

2. Grundlagen

2.1. Reaktive Systeme

Rechnergestützte Systeme lassen sich in drei Kategorien einteilen [4]:

- *Transformative Systeme* berechnen Ausgabewerte aufgrund von Eingabewerten und stoppen dann (z.B. Compiler).
- *Interaktive Systeme* stehen in ständiger Interaktion mit der Umwelt. Das zeitliche Verhalten wird durch das System bestimmt. Es gibt keine Garantie für die Verfügbarkeit der Services, das zeitliche Verhalten oder die Determiniertheit. Beispiele sind Betriebssysteme, Datenbanksysteme oder das Internet.
- *Reaktive Systeme* stehen wie interaktive Systeme in ständiger Interaktion mit ihrer Umwelt. Die Umgebung stellt Anforderungen an die Verfügbarkeit, das zeitliche Verhalten und die Determiniertheit. Beispiele sind Prozesssteuerungen oder Signalprozessoren.

Große Systeme lassen sich oft nicht eindeutig zuordnen, sondern bestehen aus mehreren Subsystemen, die den verschiedenen Kategorien angehören.

Bei reaktiven Systemen unterscheidet man weiter zwischen *datenverarbeitenden* (*data handling*) und *steuerungsdominierten* (*control dominant*) reaktiven Systemen. Datenverarbeitende reaktive Systeme produzieren permanent Ausgabewerte zu ihren Eingabewerten. Ein typisches Beispiel sind Signalprozessoren, z.B. in Audio- und Videoanwendungen als Filter oder zum En- und Decodieren. Steuerungsdominierte reaktive Systeme produzieren diskrete Ausgabesignale zu Eingabesignalen. Man findet solche Systeme z.B. in der Prozesssteuerung, in eingebetteten Systemen, bei der Überwachung von komplexen Systemen (z.B. als Sicherheitssystem um Fehlbedienungen und andere Anomalien zu erkennen) oder in Treibern und Controllern.

Genau wie in der physischen Welt verschiedene Ereignisse gleichzeitig ablaufen, müssen in reaktiven Systemen oft mehrere Prozesse nebenläufig modelliert werden. Preemptionmechanismen werden benötigt, um einzelnen Prozessen dauerhaft oder temporär den Kontrollfluss zu entziehen. Um ein deterministisches Verhalten zu gewährleisten, sollte ein statisches Scheduling der Prozesse möglich sein, und die Ausführungszeit sollte möglichst geringe Schwankungen (Jitter) aufweisen.

Synchrone Programmiersprachen [4] sind speziell auf diese Bedürfnisse zugeschnitten.

2.2. Esterel

ESTEREL [6] ist eine *nebenläufige*, *synchrone* und *imperative* Programmiersprache, die auf die Implementierung von steuerungsdominierten *Reaktiven Systemen* zugeschnitten ist.

J.-P. Marmorat und J.-P. Rigault stellten 1982 bei der Entwicklung eines autonomen Roboterautos fest, dass herkömmliche Programmiersprachen keine zufriedenstellenden Ausdrucksmechanismen zur Darstellung zeitlicher Zusammenhänge bereitstellten [18]. Sie erkannten die Notwendigkeit von *Delay*- und *Preemption*-Mechanismen und forderten, dass Signale (der Eingabe- und Ausgabe-, sowie Kommunikationsmechanismus in ESTEREL) nur in diskreten Zeiteinheiten (*Instanzen*) wiederholt werden dürften. Daraufhin wurde von einer Forschergruppe unter Leitung von Gérard Berry am Centre de Mathématiques Appliquées an der Ecole des Mines in Paris die Sprache ESTEREL, sowie eine formale Semantik, erste Verifikationswerkzeuge und Compiler entwickelt.

Der Name der Programmiersprache leitet sich ab von dem Namen des französischen Mittelgebirges „Esterel“, das zwischen Cannes und Saint-Raphaël an der Côte d’Azur gelegen ist. Der Name klingt ein wenig wie das französische Wort für Echtzeit: *temps-réel*. ESTEREL wird stetig weiterentwickelt und ist aktuell in der Version 7, welche zur Zeit als IEEE Standard bearbeitet wird. Die vorliegende Arbeit basiert auf dem älteren ESTEREL V5 Standard, da dieser sehr etabliert und durch eine Vielzahl von freien Werkzeugen unterstützt wird. Version 7 unterscheidet sich hauptsächlich in der besseren Unterstützung von Datentypen und einigen syntaktischen Erweiterungen.

ESTEREL wird herkömmlicherweise entweder nach C [8][29][16] oder eine Hardwarebeschreibung [5] in z.B. Verilog oder VHDL übersetzt. Im ersten Fall wird der C Code mit einem herkömmlichen Compiler für das Zielsystem (i.A. ein eingebetteter Mikrocontroller) übersetzt. Im zweiten Fall dient die Hardwarebeschreibung zur Konfiguration eines FPGA oder Synthese eines ASIC.

Weitere synchrone Programmiersprachen sind LUSTRE [22] und SIGNAL [21], deren Entwicklung ebenfalls auf die achtziger Jahre zurückgeht und deren Entwickler eng mit der ESTEREL-Arbeitsgruppe zusammengearbeitet haben.

Eine grafische synchrone Sprache, die eng mit ESTEREL verwandt ist, ist SYNC-CHARTS [1].

2.2.1. Synchronizität in Esterel

Bei herkömmlichen Programmiersprachen ist es schwierig, wenn nicht unmöglich, das zeitliche Verhalten oder die Determiniertheit zu beweisen. Synchrone Sprachen wie ESTEREL bedienen sich eines besonderen Formalismus zur Modellierung des zeitlichen Verhaltens.

Definition 1 (Perfekte Synchronizität) *Ein System arbeitet perfekt synchron, wenn alle Reaktionen des Systems ohne Zeitverzögerung ausgeführt werden. d.h. Ausgaben werden zeitgleich zu den Eingaben produziert.*

Das Ideal der *perfekten Synchronizität* lässt sich in der Praxis nicht realisieren. Hier ist „ohne Zeitverzögerung“ durch „rechtzeitig“, d.h. vor der nächsten Eingabe zu ersetzen. Im synchronen Programmiermodell wird die kontinuierliche physische Zeit in eine logische Zeitrepräsentation diskretisiert. Diese besteht aus abzählbaren Interaktionen mit der Umwelt, den bereits in der Einleitung erwähnten Instanzen oder logischen Ticks. Innerhalb einer Instanz hat jedes Signal einen eindeutigen Status bzw. Wert und die Berechnung der Reaktion erfolgt – zumindest hypothetisch – unendlich schnell. Instanzen werden typischerweise in einer bestimmten Frequenz ausgeführt; die Intervalllänge T zwischen zwei Ticks wird dabei von den Echtzeitanforderungen des Systems bestimmt. Jede Instanz besteht aus einer endlichen Anzahl von Statements, die keine datenabhängigen Schleifen enthalten dürfen. Dies ermöglicht eine Worst Case Execution Time Analyse (*WCET*) für die Dauer einer Instanz.

ESTEREL Statements, die in einer Instanz $t \in \mathbb{N}$ gestartet werden, enden in einer Instanz $t + \delta$. Ist $\delta = 0$, so spricht man von einem *instantanen* oder *transienten* Statement, ansonsten von einem *delayed* (verzögerten) oder *temporalen* Statement.

2.2.2. Syntax

In den folgenden Abschnitten wird eine kurze Beschreibung von ESTEREL V5 gegeben, eine ausführliche Darstellung gibt der *Esterel V5 Language Primer* [7].

Signale und Sensoren

Der Nachrichtenaustausch innerhalb des Programms und mit der Umwelt erfolgt über *Signale* und *Sensoren*. Signale lassen sich unterscheiden in *Pure Signals* und *Valued Signals*:

- *Pure Signals* besitzen nur einen *Status*, der in Abhängigkeit, ob das Signal in der jeweiligen Instanz emittiert wurde, *present* oder *absent* sein kann.
- *Valued Signals* besitzen zusätzlich zum Status noch einen Wert. Es gibt nur fünf vordefinierte Datentypen zwischen denen keine implizite Konvertierung möglich ist: **boolean**, **integer**, **float**, **double** und **string**. Für valued Signals kann zusätzlich eine *Combine-Funktion* angegeben werden, die kommutativ und assoziativ sein muss. Vordefiniert sind **and** und **or** für boolesche Signale und **+** und ***** für **integer**, **float** und **double**. Wird ein Signal ohne Combine Funktion mehrmals in einer Instanz emittiert, so ist dies ein Laufzeitfehler. Ist eine Combine Funktion angegeben, wird diese dazu genutzt, einen eindeutigen Wert zu ermitteln. Wird der Wert innerhalb einer Instanz mehrere Male abgefragt, ist der Wert immer der selbe.

Interface Signale können von der Art **input**, **output**, **inputoutput** oder **return** sein. Zu beachten ist, dass **input**-Signale emittiert und **output**-Signale getestet bzw. gelesen werden können. Ein **return** Signal ist ein spezielles Eingangssignal. Es signalisiert die Beendigung eines externen Tasks, der mit dem **exec**-Statement ausgeführt

2. Grundlagen

wurde. Wie jedes andere `input` Signal können `return`-Signale einen Wert haben und es kann eine Combine-Funktion angegeben werden.

Im Interface können zusätzlich *Input Relations* angegeben werden. Input Relations stellen weitere Bedingungen an `input`- bzw. `return`- Signale. Die Relation `relation A # B` ist eine Inkompatibilitäts- oder Ausschlussrelation. Sie gibt an, dass die Signale A und B nicht gleichzeitig auftreten dürfen. Die Relation `relation A => B` ist eine Implikationsrelation. Das Signal B darf nur present sein, wenn A present ist.

Im Gegensatz zu valued Signals als Eingangssignal besitzen Sensoren nur einen Wert und keinen Status. Sie können jederzeit im Programm gelesen werden.

```
module EXAMPLE:
input A;                % deklariert Pure Signal A als Eingangssignal
input B := 0 : integer; % Eingangssignal B vom Typ 'integer' mit initialem Wert '0'
input C : combine integer with +; % Eingangssignal C vom Typ 'integer' mit Addition als Com-
output O : integer;      % Ausgangssignal O vom Typ 'integer'          \\ binefunktion
...
end module
```

Lokale Signale können überall innerhalb eines Programms deklariert werden. Dies geschieht ähnlich wie für Interface Signale. Ein lokales Signal ist nur innerhalb des Rumpfes der Deklaration gültig. Ein Signal kann innerhalb des Rumpfes erneut deklariert werden, dabei ist das Signal der äußeren Deklaration in diesem Bereich nicht sichtbar. Steht eine lokale Signaldeklaration innerhalb einer Schleife, kann diese mehrere Male in einer Instanz ausgeführt werden. Hierbei wird jedesmal eine neue Kopie des Signals erstellt. Dieses Verhalten wird *Reinkarnation* genannt.

```
...
loop
  signal S in
    present S then emit 0 end present;
    pause;
    emit S;
  end signal
end loop
...
```

Das vorstehende Programmfragment zeigt die lokale Deklaration des Signals S innerhalb einer Schleife. Der Status wird vor dem `pause`-Statement getestet und ist in der ersten Instanz *absent*. Nach dem `pause`-Statement wird S emittiert, die Schleife terminiert und startet den Rumpf instantan erneut. Obwohl S in der selben Instanz getestet wird, ist es aufgrund der Reinkarnation *absent*.

Variablen

Im Gegensatz zu Signalen haben Variablen nur einen Wert und keinen Status und können mehrere aufeinanderfolgende Werte innerhalb einer Instanz erhalten. Genau wie valued Signals können sie vom Typ `boolean`, `integer`, `float`, `double` oder `string` sein. Sie können überall innerhalb des Programms deklariert werden. Ihr Gültigkeitsbereich ist der Rumpf *p* der Deklaration. Wird innerhalb des Rumpfes die Variable

erneut deklariert, so ist die im äußeren Gültigkeitsbereich deklarierte Variable nicht sichtbar.

Im Gegensatz zu Signalen können sich mehrere Prozesse nicht eine Variable mit lesendem und schreibendem Zugriff teilen. Wird eine Variable in einem Thread verändert, so kann der andere weder lesend noch schreibend auf die Variable zugreifen. Deshalb können Variablen nicht zur Kommunikation zwischen Threads eingesetzt werden.

Expressions

Es gibt in ESTEREL drei Arten von Expressions: *Signal Expressions*, *Data Expressions* und *Delay Expressions*.

Signal Expressions sind Boolesche Ausdrücke über den Status mehrerer Signale. Sie sind das Argument eines **present** Signal Tests (s. Kap. 2.2.2) oder einer Delay Expression. Zur Verknüpfung sind die Operatoren **not**, **and** und **or** möglich und die Ausdrücke sind beliebig klammerbar. Auf den Status eines Signals oder einer Signal Expression in der vorigen Instanz kann mit **pre()** zugegriffen werden.

Data Expressions kombinieren die Werte von Signalen, Sensoren, Konstanten, Traps und Variablen. Auf Konstanten und Variablen kann direkt unter ihrem Namen zugegriffen werden. Den Wert eines Signals oder Sensors S erhält man über ?S und den Wert einer Trap¹ T über ??T. Operatoren sind die folgenden:

- *Boolesche Operatoren*: **not**, **and** und **or**
- *Vergleichsoperatoren*: = für Gleichheit, <> für Ungleichheit, <, <=, > und >=
- *Arithmetische Operatoren*: +, -, * und /.

Außerdem sind die Ausdrücke beliebig klammerbar. Auf ein Signal S kann mit **pre(?S)** auf den Wert in der vorigen Instanz zugegriffen werden.

Delay Expressions werden in *temporalen* Statements wie **await** oder **abort** eingesetzt. Es gibt drei Formen von Delays:

- *Standard Delays* werden durch eine einfache Signal Expression angegeben, z.B. **Meter and not Second**. Delay Expressions können nicht in der ersten Instanz erfüllt werden, sondern erst in der nächsten Instanz, in der die Signal Expression *present* ist.
- *Immediate Delays* können schon in der ersten Instanz erfüllt werden. Ein Immediate Delay startet mit dem Schlüsselwort **immediate** gefolgt von einem Signal Identifier oder von einer in eckigen Klammern [] geklammerten Signal Expression. Beispiel: **immediate[Meter and not Second]**.
- *Count Delays* werden definiert durch einen ganzzahligen Zähler gefolgt von einem Signal Identifier oder von einer in eckigen Klammern [] geklammerten Signal Expression.

¹Traps sind der Exception-Handling Mechanismus in Esterel (s.Kap. 2.2.2)

2. Grundlagen

Beispiel:

```
...
await I1; emit O1
||
await immediate I2; emit O2
||
await 3 I3; emit O3
...
```

Der **pre**-Operator liefert den Status eines Signals oder einer Signal Expression bzw. Wert eines Signals in der vorigen Instanz:

- Den Status eines Signals S oder einer Signal Expression e in der vorigen Instanz erhält man mit **pre**(S) bzw. **pre**(e).
- Den Wert eines Signals S in der vorigen Instanz erhält man mit **pre**(? S)

Eine Schachtelung von **pre**-Operatoren ist dabei nicht erlaubt. In der ersten Instanz eines Signals S ist der Status **pre**(S)=*absent*. Ist das Argument jedoch eine Signal Expression e , werden zur Definition zwei Hilfsoperatoren verwendet: $pre_0(S)$ liefert den Wert von S in der vorigen Instanz mit dem Wert *absent* in der ersten Instanz und $pre_1(S)$ liefert den Wert von S in der vorigen Instanz mit dem Wert *present* in der ersten Instanz. **pre**(e) ist dann wie folgt definiert:

$$\begin{aligned}\mathbf{pre}(e) &= pre_0(e) \\ pre_i(e \text{ or } e') &= pre_i(e) \text{ or } pre_i(e') \\ pre_i(e \text{ and } e') &= pre_i(e) \text{ and } pre_i(e') \\ pre_i(\mathbf{not } e) &= \mathbf{not}pre_{\neg i}(e)\end{aligned}$$

Dabei gilt: $\neg 0 = 1$ und $\neg 1 = 0$.

Statements

Im Folgenden werden nur die wichtigsten ESTEREL Statements besprochen. Eine umfassende Dokumentation liefert der Esterel Primer [7].

- *Sequenz und Paralleloperator*
 - **$p; q$** : p und q werden sequenziell ausgeführt: Ist p beendet, wird instantan q gestartet.
 - **$p || q$** : Der Paralleloperator führt p und q als nebenläufige Threads aus. Er terminiert erst, wenn beide Threads terminiert sind.
- *Instantane Statements*
 - **nothing**: Macht nichts und terminiert sofort.
 - **loop p end**: Wiederholt den Rumpf p der Schleife unendlich. Der Rumpf selbst darf jedoch nicht instantan sein.

- **signal S in p end:** Mit diesem Statement kann an jeder Stelle im Programm ein lokales Signal S deklariert werden. Der Gültigkeitsbereich ist der Rumpf p . Wie im Abschnitt Signale schon besprochen wurde, können Signale redeclariert werden. Das Signal im äußeren Gültigkeitsbereich ist im inneren Gültigkeitsbereich nicht sichtbar. Wird ein lokales Signal innerhalb einer Schleife deklariert, kann es zu mehreren *Reinkarnationen* des Signals kommen: D.h. es wird jedes mal eine neue Kopie des Signals instantiiert.
 - **emit S, emit S(e):** Emittiert das Signal S , ein valued Signal ggf. mit dem Wert des Ausdrucks e .
 - **present S then p else q end:** Testet den Status der Signal Expression S . Ist S present geht der Kontrollfluss instantan nach p , anderenfalls nach q .
 - **if E then p else q end:** Ist die Data Expression E wahr, wird p unmittelbar gestartet, ansonsten q .
- *Delay Statements*
 - **pause:** Das pause-Statement terminiert in der nächsten Instanz.
 - **await delay do p end:** Das await verzögert bis die Delay Expression $delay$ zutrifft. Dann wird der optionale Rumpf p ausgeführt.
 - **every delay do p end:** Das every Statement ist ein temporales Schleifenkonstrukt. Es wartet auf die Delay Expression $delay$ und führt dann den Rumpf p aus. Tritt die Delay Expression erneut auf, bevor p terminiert ist, wird die Ausführung von p neu gestartet.
 - **sustain S, sustain S(e):** Bleibt für immer aktiv und emittiert das Signal S (ggf. mit dem Wert der Expression e) in jeder Instanz. **sustain S** ist eine Kurzschreibweise für **loop emit S; pause end**.
 - *Preemptive Statements*
 - **suspend p when delay:** Der Rumpf p wird suspendiert, wenn die Delay Expression $delay$ zutrifft, ansonsten wird er wieder fortgesetzt. *Dabei ist zu beachten:* Da die Zeit innerhalb von p angehalten wird, beginnt für ein innerhalb von p lokal definiertes Signal S nach dem Fortsetzen die nächste Instanz, egal wie viele Instanzen global vergangen sind. D.h. **pre(S)** bzw. **pre(?S)** hat den Status bzw. den Wert zur Zeit der Suspendierung.
 - **[weak] abort p when delay:** Beendet den Rumpf p , wenn die Delay Expression zutrifft. Im Falle eines **weak abort** erhält der Rumpf ein letztes Mal die Kontrolle.
 - *Exception Handling*

2. Grundlagen

- **trap T in p handle T do q end:** Der Trap-Mechanismus ist der Exception-Handling Mechanismus von Esterel. `trap T in p` entspricht dem `try{}`-Block in C++ oder Java. Der Rumpf `p` wird instantan abgebrochen, wenn innerhalb von `p` ein `exit(T)` Statement ausgeführt wird. Dies entspricht dem `throw` Statement in C++ oder Java. Optional kann für jeden Trap ein bestimmter Handler aufgerufen werden. Dies entspricht dem `catch` in C++ oder Java. Als Erweiterung unterstützt ESTEREL Valued Traps mit denen zusätzlich ein Fehlercode geworfen werden kann.

Als *Pure Esterel* wird eine Teilsprache von ESTEREL bezeichnet. In Pure ESTEREL gibt es nur Pure Signals und keine valued Signals. Die Menge der Statements ist reduziert auf eine nicht-redundante Teilmenge aller ESTEREL Statements, aus denen sich die übrigen Statements ableiten lassen. Die Menge dieser so genannten Kernel Statements umfasst folgende Elemente: `nothing`, `emit S`, `pause`, `present S then p else q`, `suspend p when S`, `p;q`, `loop p end`, `p || q`, `trap T in p end`, `exit T` und `signal S in p end`.

2.2.3. Semantiken von Esterel

Bevor ein ESTEREL Programm kompiliert wird, muss zunächst eine semantische Analyse erfolgen, da ein syntaktisch korrektes ESTEREL Programm nicht in jedem Fall semantisch korrekt ist. Gründe hierfür sind die instantane Signal- und Kontrollübertragung innerhalb einer Instanz. Im Laufe der Entwicklung von ESTEREL wurden verschiedene Semantiken entwickelt: *Logical Behavioral Semantics*, *Constructive Behavioral Semantics*, *Logic/Constructive State Behavioral Semantics*, *Constructive Operational Semantics* und *Constructive Circuit Semantics*, wobei die konstruktiven Semantiken äquivalent sind. Eine formale Einführung in diese Thematik findet sich in [6].

Logische Korrektheit

Ein Programm ist *logisch reaktiv* bezüglich einer Eingabe, wenn mindestens ein logisch kohärenter globaler Zustand existiert. Ein Programm ist *logisch deterministisch* bezüglich einer Eingabe, wenn höchstens ein logisch kohärenter globaler Zustand existiert. Logische Kohärenz bedeutet, dass ein Signal genau dann den Status *present* hat, wenn es in der selben Instanz emittiert wurde.

Definition 2 *Ein Programm ist logisch korrekt, wenn es logisch reaktiv und deterministisch ist.*

Das bedeutet, dass es in jeder Instanz zu einer Eingabe genau eine mögliche Reaktion gibt. Das folgende Listing² zeigt ein logisch korrektes Programm:

```
module P2:  
  signal S in
```

²Quelle für die alle Listings im Abschnitt 2.2.3: *The Constructive Semantics of Pure Esterel* [6]

```

emit S;
present 0 then
  present S then
    pause
  end;
  emit 0
end
end signal
end module

```

Die einzig logisch kohärente Annahme ist *S present* und *0 absent*: Würde man beispielsweise *0* als *present* annehmen, würden die Statustests `present 0` und `present S` zutreffen und das `pause` Statement ausgeführt werden. Die Anweisung `emit 0` würde erst in der nächsten Instanz ausgeführt werden, was im Widerspruch zu der Annahme *0 present* steht.

Die folgenden beiden Programme sind nicht logisch korrekt:

```

module P3:
output 0;
  present 0 else emit 0 end
end

```

```

module P4:
output 0;
  present 0 then emit 0 end

```

Das erste Programm ist nicht reaktiv, da für alle Belegungen von *0* kein logisch kohärenter Zustand existiert; das zweite ist nicht deterministisch, da beide Annahmen *0 absent* und *0 present* logisch kohärent sind.

Nachteil der Analyse auf logische Korrektheit ist die wenig intuitive *self-justification*. Zum Beispiel möchte man, dass das im folgenden Listing gezeigte, logisch korrekte Programm, das eine Kombination aus *P3* und *P4* darstellt, abgelehnt wird:

```

module P9:
  present 01 then emit 01 end
||
  present 01 then
    present 02 else emit 02 end
end

```

Hier gibt es genau eine logisch kohärente Annahme: *01* und *02 absent*. Hier rechtfertigt z.B. die Annahme *01 absent*, dass `emit 01` nicht ausgeführt wird.

Konstruktivität

Bei der Konstruktivitätsanalyse wird die Kausalität des Informationsflusses berücksichtigt, es werden keine spekulativen Annahmen gemacht. Es wird für jedes Signal in einer Instanz statisch berechnet, ob es emittiert werden muss (*must*) oder nicht emittiert werden kann (*cannot*). Kann über ein Signal keine Aussage getroffen werden, wird das Programm abgelehnt. Konstruktivität stellt ein schärferes Kriterium zum Annehmen bzw. Ablehnen eines Programms dar, als die Logische Korrektheit. Dabei gilt: *Jedes konstruktive Programm ist auch logisch korrekt.*

Bei der Konstruktivitätsanalyse wird das Programm *P9* abgelehnt, da für *01* und *02* kein Status ermittelt werden kann.

2. Grundlagen

Sowohl die Überprüfung von logischer Korrektheit als auch die Überprüfung von Konstruktivität sind sehr aufwändig. Der Nachweis der logischen Korrektheit ist NP-Vollständig, die Konstruktivitätsanalyse ist quadratisch zur Programmgröße. Daher wird häufig lediglich gefordert, dass das Programm zyklensfrei ist, d.h. dass keine zyklischen Signalabhängigkeiten existieren. Da die azyklischen Programme eine Teilmenge der konstruktiven Programme bilden, ist damit sicher gestellt, dass das Programm konstruktiv ist. Es existieren aber auch Programme mit zyklischen Signalabhängigkeiten, die konstruktiv sind. Ein Beispiel dafür ist der *Token Ring Arbiter* [7, S. 93]. Allerdings kann jedes konstruktive, zyklische Programm in ein äquivalentes azyklisches umgewandelt werden [25].

2.3. Synthese von Esterel

Ein ESTEREL Programm wird herkömmlicherweise in eine andere nicht-synchrone Sprache wie C oder VHDL übersetzt und dann in Software oder Hardware synthetisiert. *Co-Designs* sind hybride Ansätze aus Software- und Hardwaresynthese. Einen neueren Ansatz stellen *Reaktive Prozessoren* dar, deren Befehlssatz eine direkte Ausführung von ESTEREL oder einer anderen Synchronen Sprache erlauben.

2.3.1. Software- und Hardwaresynthese

Bei der *Softwaresynthese* [8][16][29] wird ein ESTEREL Programm zunächst in eine andere Programmiersprache wie C oder Java übersetzt und anschließend mit einem entsprechenden Compiler für das Zielsystem übersetzt. Das Zielsystem kann z.B. ein eingebetteter Mikrocontroller oder auch ein PC sein. Bei der *Hardwaresynthese* [5] wird ein ESTEREL Programm in die Beschreibung eines elektronischen Schaltkreises (z.B. in BLIF, Verilog oder VHDL) überführt. Aus der Hardwarebeschreibung kann ein anwendungsspezifischer Schaltkreis (ASIC) oder ein Schaltkreis auf einem Field Programmable Gate Array (FPGA) synthetisiert werden. Die Übersetzung erfolgt über *Automaten-, Netzlisten- und Kontrollflussgraphen-basierte* Ansätze.

- *Automaten-basiert*: Jedes Esterel Programm lässt sich als einzelner Zustandsautomat oder als eine Kombination aus mehreren Zustandsautomaten darstellen. In einem weiteren Schritt wird die Beschreibung des Zustandsautomaten zur Softwaresynthese in eine gewöhnliche Programmiersprache wie C, oder zur Hardwaresynthese in eine Hardwarebeschreibungssprache wie VHDL (vgl. VHDL-Synthese Kap.6) übersetzt. Implementiert wird dieses Verfahren beispielsweise durch den *Esterel V5* Compiler. Der erzeugte Code ist zwar sehr schnell, kann aber schon für kleine Programme sehr groß werden, da sich bei der Kombination von mehreren parallelen Automaten ihre Zustände multiplizieren können, was zu einem exponentiellen Wachstum führt, der sog. Zustandsexplosion.
- *Netzlisten-basiert*: Die Transformation eines ESTEREL Programms in eine Netzliste erfolgt analog zu der Constructive Circuit Semantics. Für jedes ESTEREL

Statement sind bestimmte Hardware-Templates definiert, so dass die Übersetzung in eine Netzliste „mechanisch“ erfolgen kann. Dieser Schaltkreis kann dann entweder simuliert oder in Hardware synthetisiert werden. Implementiert wird dieses Verfahren beispielsweise durch den *Esterel V5* Compiler. Der Code ist linear mit der Größe des ESTEREL Programms und damit wesentlich kompakter als bei dem Automaten-basierten Ansatz, aber auch deutlich langsamer.

- *Kontrollflussgraphen-basiert*: Aus dem ESTEREL Programm wird als Zwischenrepräsentation ein nebenläufiger Kontrollflussgraph generiert. Dieser wird zunächst in einen sequenziellen Kontrollflussgraphen transformiert, um ein Programm mit einem statischen Scheduling zu erzeugen. Der generierte Code ist kompakt und schnell, die Anforderungen an das ESTEREL Programm sind jedoch restriktiver. So werden beispielsweise Programme mit zyklischen Signalabhängigkeiten abgelehnt.

Softwaresynthese ist zwar sehr flexibel und kostengünstig, es ist jedoch sehr aufwändig, reaktive Kontrollflussstrukturen und Nebenläufigkeit für einen Sequentiellen Prozessor zu modellieren. Bei der Hardwaresynthese muss auch bei kleinen Änderungen am Programm die gesamte Hardware neu synthetisiert werden; datenintensive Berechnungen lassen sich in Hardware nur ungünstig implementieren. Für ESTEREL V5 lässt sich zudem nur Pure ESTEREL in Hardware implementieren.

2.3.2. Co-Design

Co-Design-Ansätze, wie z.B. POLIS oder Metropolis [2, 3], vereinen Ansätze für Software- und Hardwaresynthese. Die Ausführungsplattform besteht aus einem Mikrocontroller und einer mit ihm verbundenen, benutzerspezifischen Hardware. Ein ESTEREL Programm wird partitioniert in einen Hardware- und Softwareteil, sowie ein Interface zwischen Hard- und Software. Die Partitionierung richtet sich danach, ob bestimmte Programmmodule besser in Software oder in Hardware synthetisiert werden können. Dadurch lassen sich einige Nachteile der reinen Hardware- und Softwarelösungen beseitigen. Man erbt jedoch die geringe Flexibilität der Hardwarelösung und behält einen hohen Aufwand für die Implementierung von Kontrollstrukturen.

2.3.3. Reaktive Prozessoren

Bei der reinen Softwaresynthese erhält man durch die aufwändige Implementierung reaktiver Kontrollstrukturen einen sehr unhandlichen Programmcode. Mit so genannten *Gepatchten Reaktiven Prozessoren*, wie im RePIC oder ReFLIX [13, 31]-Ansatz, versucht man diesem Problem zu begegnen. Hierbei handelt es sich um gewöhnliche Mikrocontroller mit einem Patch. Der Patch ist ein externer Hardwareblock, der den Befehlssatz des Mikrocontrollers um reaktive Instruktionen erweitert. ReFLIX unterstützt jedoch nicht die direkte Ausführung von ESTEREL und hält auch nicht vollständig die ESTEREL Semantik ein. RePIC unterstützt nur eine Teilmenge von

2. Grundlagen

ESTEREL, es fehlen Konstrukte für Suspendierung und Multithreading. Eine Multiprozessorerweiterung von RePIC stellt der EMPEROR [14] dar, der die Behandlung des Paralleloperators erlaubt.

Ein Reaktiver Prozessor, dessen Befehlssatz und Architektur speziell auf die Syntax und Semantik von ESTEREL ausgelegt sind, wird im folgenden Kapitel vorgestellt.

2.4. Kiel Esterel Prozessor (KEP)

Der Befehlssatz und die Architektur des *Kiel Esterel Processors KEP* [35, 23] sind im Gegensatz zu den gepatchten reaktiven Prozessoren speziell für die Syntax und Semantik von ESTEREL ausgelegt.

Zur Unterstützung von Preemptions verfügt der KEP über eine konfigurierbare Anzahl von Wächtern (*Watcher*). Diese überwachen das Auftreten von Signalen, die eine Preemption triggern, sofern sich der Programmzähler im Rumpf der Preemption befindet.

Zur Unterstützung von Nebenläufigkeit verwaltet der KEP für jeden Thread einen eigenen Programmzähler. Das Scheduling erfolgt prioritätsbasiert: In jedem Instruktionszyklus wird der Thread mit der höchsten Priorität ausgeführt. Prioritäten werden bei der Initialisierung von Threads vergeben und können über spezielle Statements für den aktiven Thread geändert werden (s. Kap. 2.4.2).

2.4.1. Architektur




Abb. 2.1.: Schematische Darstellung der KEP Architektur (Quelle: [24])

In Anlehnung an die drei Ebenen (*interface layer*, *reactive kernel* und *data handling layer*), aus denen ein reaktives Programm besteht, bilden drei Blöcke die Haupt-

komponenten der KEP Architektur: Der *Data Handling Block*, der *Reactive Multi-Threading Core* und der *Interface Block*. Eine schematische Darstellung der KEP Architektur ist in Abbildung 2.1 zu sehen.

Der *Data Handling Block* ermöglicht die Berechnung von Expressions. Er besteht aus einem Register zum Speichern von Variablenwerten und Zwischenergebnissen und einer ALU.

Der *Reactive Multi-Threading Core* steuert den Kontrollfluss des Programms. Er stellt Strukturen zur Behandlung von Nebenläufigkeit, Preemption, Exceptions und Delays bereit.

Im *Interface Block* werden zum einen der Status und der Wert aller Signale, auch der lokalen Signale, gespeichert und zum anderen bildet er die Schnittstelle zur Umwelt. Zur Speicherung des Status der Signale dient das *SinoutReg* Register. Die Werte von valued Signals werden in einem RAM, dem *SDatReg*, gespeichert.

Der KEP führt Ticks (Instanzen) mit einer festen Frequenz aus. Bis zum Beginn des nachfolgenden Ticks müssen alle Instruktionen des aktuellen Ticks abgearbeitet sein. Alle KEP Assembler Instruktionen benötigen physikalisch bedingt eine bestimmte Zeit, können aber innerhalb eines Instruktionszyklus (entspricht drei Prozessortaktzyklen) ausgeführt werden. Der *TickManager* steuert die Initiierung neuer Ticks. Das reservierte Signal `_TICKLEN` gibt dem *TickManager* die Dauer eines Ticks in Prozessortaktzyklen an. Das Signal wird am Anfang des Programms über `emit _TICKLEN, x` gesetzt. Sind alle Instruktionen einer Instanz abgearbeitet, wartet der Prozessor bis zum Anfang der nächsten Instanz. Die minimale `_TICKLEN` ist die maximal mögliche Anzahl an KEP Assembler Instruktionen, die pro Instanz ausgeführt werden können. Eine konservative Näherung für diesen Wert liefert die Worst Case Reaction Time Analyse (WCRT) [9]; sie berechnet eine obere Schranke für die minimale `_TICKLEN`.

2.4.2. Befehlssatz

Der Befehlssatz des KEP umfasst die ESTEREL Kernel Statements sowie eine Auswahl an komplexeren Statements, um den resultierenden Code möglichst kompakt halten zu können. Hinzu kommt die Unterstützung von ESTEREL Expressions, insbesondere Delay Expressions (standard, immediate, count), sowie die Unterstützung von valued Signals und des `pre`-Operators. Da sich die meisten ESTEREL Statements direkt in KEP Assembler Instruktionen abbilden lassen, können die meisten ESTEREL Statements innerhalb eines Instruktionszyklus abgearbeitet werden.

2. Grundlagen

ESTEREL Syntax	KEP Assembler	Anmerkungen
<pre>[p1 : pn]</pre>	<pre>PAR prio1, startAddr1, id1 ... PAR prio_n, startAddr_n, id_n PARE endAddr startAddr1: ... startAddr_n: ... endAddr: JOIN</pre>	Die PAR Anweisung erzeugt einen neuen Thread mit der Priorität $prio_x$ und der Threadnummer id_x . Der Thread startet im Speicher bei der Adresse $startAddr_x$ und endet vor der Startadresse des nächsten Threads. PARE initialisiert das Ende des letzten Threads und JOIN wartet auf das terminieren aller in diesem Block erzeugten Threads.
	PRIO <i>prio</i>	Setzt die Priorität des aktuellen Threads.
signal S in ... end	SIGNAL S	Initialisiert ein lokales Signal S.
emit S[(<i>val</i>)]	EMIT S [, {# <i>data</i> <i>reg</i> }]	Emitteert ein (valued) Signal S.
sustain S[(<i>val</i>)]	SUSTAIN S [, {# <i>data</i> <i>reg</i> }]	Emitteert in jeder Instanz ein (valued) Signal S.
present S then ... end	PRESENT S, <i>elseAddr</i>	PRESENT ist implementiert als bedingter Sprung: Springt zu Adresse <i>elseAddr</i> , falls S absent ist.
nothing	NOTHING	Führt keine Operation aus.
halt	HALT	Wird für immer ausgeführt.
loop ... end loop	GOTO <i>addr</i>	Unbedingter Sprung zu <i>addr</i> .
pause	PAUSE	Wartet auf ein Signal. AWAIT TICK ist äquivalent zu PAUSE.
await [<i>count</i>] S	AWAIT [<i>count</i>] S	
await immediate S	AWAITI S	
<pre>await case [immediate] S1 do p1 ... case [immediate] Sn do pn end await</pre>	<pre>CAWAIT[I] S1, addr1 ... CAWAIT[I] Sn, addr_n CAWAITE</pre>	Wartet gleichzeitig auf mehrere Signale.
<pre>[weak] abort ... when [count] S</pre>	<pre>[W]ABORT [count] S endAddr ... endAddr:</pre>	Delayed und immediate Version des ABORT Statements. Der Body des ABORT Statements endet bei <i>endAddr</i> .
<pre>[weak] abort ... when immediate S</pre>	<pre>[W]ABORTI S endAddr ... endAddr:</pre>	
<pre>suspend ... when [{immediate count}] S</pre>	<pre>SUSPEND[{{I count}}] S, endAddr ... endAddr:</pre>	Delayed und immediate Version des SUSPEND Statements. Der Body des SUSPEND Statements endet bei <i>endAddr</i> .
<pre>trap T in ... exit T ... end trap</pre>	<pre>startAddr: ... EXIT exitAddr, startAddr ... exitAddr:</pre>	EXIT beendet einen Trap Scope der bei <i>startAddr</i> beginnt und bei <i>exitAddr</i> endet. Im Gegensatz zu GOTO werden nebenläufige EXITS berücksichtigt und eingeschlossene Operatoren beendet.

Tab. 2.1.: Einige wichtige ESTEREL Statements und ihre Entsprechungen in KEP(3a) Assembler Code




Abb. 2.2.: Nodes and edges of a Concurrent KEP Assembler Graph (CKAG).

Tabelle 2.1 gibt einen Überblick über wichtige ESTEREL Statements und ihren Entsprechungen in KEP Assembler Code. Für alle Statements, die sich nicht direkt in KEP Assembler Instruktionen abbilden lassen, gibt es wohldefinierte Übersetzungen in Kernel Statements bzw. vorhandene KEP Assembler Statements. Ein Beispiel für ein im KEP Instruktionssatz fehlendes ESTEREL Statement ist z.B. **every**. Das folgende Beispiel zeigt die Übersetzung des Statements **every S do p end**:



Im Prinzip werden alle im zweiten Übersetzungsschritt auftretenden Statements durch den KEP unterstützt. In einigen Fällen ist es für die Festlegung eines korrekten Scheduling bei Delay Statements, die über mehrere Instanzen hinweg gültig sein können, jedoch notwendig, diese noch weiter aufzulösen. Sollte ein solcher Fall nicht eintreten, so wird der entsprechende Code wieder kollabiert.

2.4.3. Esterel2KASM Compiler

Um ein ESTEREL Programm auf dem KEP ausführen zu können, muss dieses mit Hilfe des Esterel2KASM Compilers [23] zunächst in ein äquivalentes KEP Assembler Programm übersetzt werden. Der Esterel2KASM Compiler kann dabei nur eine bestimmte Teilmenge der zyklensfreien ESTEREL Programme übersetzen. Nach einer Expansion aller **run** Statements durch die entsprechenden Module als Vorverarbeitungsschritt werden zunächst alle ESTEREL Statements in die entsprechenden Assemblerinstruktionen aufgelöst.

Gleichzeitig wird der zu dem Programm gehörige *Concurrent KEP Assembler Graph* (CKAG) aufgebaut. Die CKAG Datenstruktur ist ein ungerichteter Graph,

2. Grundlagen

die aus verschiedenen Knoten- und Kantenarten gebildet wird. Die Datenstruktur wird als Zwischenrepräsentation des ESTEREL Programms benutzt, die während des Kompilervorgangs für die Berechnung des Scheduling (durch Zuweisung von Prozessprioritäten), für die Eliminierung von nicht erreichbarem Code, für Optimierungen des KEP Assembler Codes und für die Berechnung der Worst Case Reaction Time (WCRT) benutzt wird. *Transiente Knoten* (in der grafischen Darstellung repräsentiert durch ein Rechteck) repräsentieren instantane Statements, *Delay Knoten* (Achteck) repräsentieren Statements, die für eine oder mehrere Instanzen verzögern, *Fork- und Joinknoten* (Dreieck) repräsentieren Nebenläufigkeit und *Label Knoten* (Ellipse) repräsentieren Sprungmarken oder den Beginn bestimmter Blöcke. Zu jedem Knoten n gibt es eine Menge von Nachfolgeknoten $n.suc_c$ im sequenziellen Programmfluss. Diese werden über durchgezogene Kanten in der grafischen Darstellung repräsentiert. Nachfolgeknoten beim Auftreten einer Preemption sind $n.suc_s$ bei Strong Aborts, $n.suc_w$ bei Weak Aborts und $n.suc_t$ bei Exceptions, die als gestrichelte Kanten repräsentiert sind. Je nach Kontext werden bei der Erstellung von Delay Knoten zusätzlich Abort- und Exceptionkanten erzeugt. Ein weiterer Kantenart sind *Dependency Kanten* (gepunktete Kanten), die Signalabhängigkeiten zwischen Threads darstellen. Eine Dependency Kante zeigt dabei vom Writer eines Signals (z.B. **emit** oder **sustain**) zum Reader eines Signals (z.B. **present** oder **every**). Reader-Writer Beziehungen werden benötigt, um bei der Berechnung des Scheduling die Threadprioritäten so zu vergeben, dass Writer eines Signals vor den Readern ausgeführt werden.




Abb. 2.3.: CKAG Beispiel

Abbildung 2.3 zeigt für ein einfaches Beispielprogramm den Aufbau des zugehörigen CKAG. Das ESTEREL Programm besteht aus zwei Threads. Der erste Thread wartet auf das Auftreten des Eingangssignals `SET_A` und emittiert dann das lokale Signal `A`. Das `sustain 0` Statement des zweiten Threads liegt innerhalb eines `abort` Rumpfes, der beendet wird, wenn `A present` ist.

Im CKAG wird der Kontrollfluss über einen Forkknoten in zwei Threads aufgeteilt und am Ende der Threads über einen Joinknoten wieder zusammengeführt. Der Code für den ersten Thread beginnt bei Label `A0` und für den zweiten bei Label `A1`. Der sequenzielle Programmfluss im ersten Thread geht vom Labelknoten `A0` über den Delay Knoten `await SET_A` und den transienten Knoten `emit A` in den Joinknoten. Im zweiten Thread deklariert der transiente Knoten `abort A,A5` den Beginn des abort Rumpfes an dieser Stelle, das Ende des Rumpfes bei Label `A5` und das Triggersignal `A`. Der Delay Knoten `sustain 0` liegt im Rumpf des `abort ... when A` Statements. Über eine Strong Abort Kante, die durch das Signal `A` getriggert wird, kann vom Knoten `sustain 0` der Labelknoten `A5` erreicht und damit der Rumpf des `abort` Statements beendet werden. Die Dependency Kante zwischen dem `emit A` Knoten und dem `sustain 0` Knoten im zweiten Thread zeigt an, dass der `sustain 0` Knoten ein Reader von `A` ist und dass infolgedessen `emit A` zuerst ausgeführt werden muss.

2.5. Logikminimierung

In der digitalen Schaltungstechnik unterscheidet man zwischen Schaltnetzen (*combinatorial circuit*) und Schaltwerken (*sequential circuit*). Schaltnetze verknüpfen mehrere Eingangssignale (Pegel logisch Null oder eins) zu einem oder mehreren Ausgangssignalen. Schaltnetze sind „gedächtnisfrei“; der Pegel der Ausgangssignale ergibt sich direkt aus den Eingangssignalen. Im Gegensatz zu Schaltnetzen haben Schaltwerke ein „Gedächtnis“. Dies erreicht man durch eine zeitlich verzögerte Rückkopplung der Ausgangssignale.

Mathematisch lässt sich das Ein-/Ausgabeverhalten von Schaltnetzen durch Boolesche Funktionen beschreiben. Eine Boolesche Funktion ist wie folgt definiert:

Definition 3 $f : \{0, 1\}^n \rightarrow \{0, 1\}^m$ heißt Boolesche Funktion mit n Variablen und m Ausgängen.

Jede Boolesche Funktion mit m Ausgängen lässt sich auch als ein m -dimensionaler Vektor (f_1, \dots, f_m) von Booleschen Funktionen mit n Variablen und einem Ausgang auffassen.

Als ON-Menge einer Booleschen Funktion f mit n Variablen und einem Ausgang bezeichnet man alle Elemente $\alpha \in \{0, 1\}^n$ für die $f(\alpha) = 1$ gilt. Die Elemente von $ON(f)$ bezeichnet man als Minterme. Als OFF-Menge von f bezeichnet man alle Elemente $\alpha \in \{0, 1\}^n$ für die $f(\alpha) = 0$ gilt.

Eine Beschreibungsmöglichkeit für Boolesche Funktionen sind Boolesche Ausdrücke.

Definition 4 Die Menge der Booleschen Ausdrücke über der Variablenmenge $X =$

2. Grundlagen

$\{x_1, \dots, x_n\}$ ist die kleinste Teilmenge der endlichen Folgen über dem Alphabet $X \cup \{0, 1, \cdot, +, (,), \bar{}\}$ für die gilt:

1. Die Literale 0 und 1 sind Boolesche Ausdrücke
2. Die Variablen x_1, \dots, x_n sind Boolesche Ausdrücke
3. Sind $\omega_1, \dots, \omega_k$ Boolesche Ausdrücke, dann auch die Konjunktion $(\omega_1 \cdot \dots \cdot \omega_k)$ und die Disjunktion $(\omega_1 + \dots + \omega_k)$
4. Ist ω ein Boolescher Ausdruck, dann auch die Negation bzw. das Komplement $\bar{\omega}$

Es gibt 2^{2^n} verschiedene Boolesche Funktionen aber eine unendliche Anzahl verschiedener Ausdrücke. So geben z.B. die Ausdrücke $f(x, y) = x + y = x\bar{y} + xy + \bar{x}y = x\bar{x} + x\bar{y} + y$ die gleiche Boolesche Funktion f wieder.

Ziel der Logikminimierung ist es, eine möglichst günstige Repräsentation einer Booleschen Funktion zu finden. Kostenkriterien sind dabei der Verbrauch von Chipfläche, die Laufzeit des kritischen Pfades, der Stromverbrauch usw. In den folgenden Abschnitten werden verschiedene Verfahren für die zwei- und mehrstufige Logiksynthese vorgestellt. Eine gute Einführung in die Thematik liefern z.B. *Molitor* und *Scholl* [27].

2.5.1. Datenstrukturen und Algorithmen

Die Minimierungsstrategie ist abhängig von der eingesetzten Technologie auf der die Funktion implementiert werden soll.

Programmable Logical Arrays (PLA) erlauben zweistufige Realisierungen von Logikfunktionen. In der ersten Stufe (AND-Feld) werden Konjunktionen von den nicht-negierten und negierten Eingangssignalen gebildet. In der zweiten Stufe (OR-Feld) werden die Zwischenergebnisse durch Disjunktionen zusammengefasst. Zweistufige Realisierungen werden allgemein über *Polynome* beschrieben.

Definition 5 *Literal, Monom, Polynom* Sei $X = \{x_1, \dots, x_n\}$ die Variablenmenge.

- Ein Boolescher Ausdruck x_i ist ein positives und \bar{x}_i ein negatives Literal.
- Ein Monom ist ein Produkt von Literalen. Die Länge eines Monoms $Länge(m_j)$ ist gegeben durch die Anzahl der in diesem Produkt verwendeten Literale.
- Ein Polynom ist eine Summe von Monomen.

Monome und Polynome lassen sich anschaulich als n -dimensionale Würfel darstellen. Der Grad n richtet sich nach der Anzahl der Eingangsvariablen. Jedem Eckknoten ist eine Variablenbelegung zugeordnet. Liegt die Variablenbelegung eines Knotens in der Menge $ON(f)$, so wird der Knoten markiert. Abbildung 2.4 zeigt die Darstellung der Funktion $f : B_3 \rightarrow B = \bar{x}_1x_2x_3 + \bar{x}_3$ als Würfel. Rechnerintern werden Polynome als Matrix dargestellt.




Abb. 2.4.: Würfeldarstellung der Funktion $f : B_3 \rightarrow B = \overline{x_1}x_2x_3 + \overline{x_3}$

Field Programmable Gate Arrays (FPGA) erlauben mehrstufige Realisierungen von Logikfunktionen. Sie bestehen aus einer Matrix von konfigurierbaren Logikblöcken (CLB), die über horizontale und vertikale Verdrahtungskanäle miteinander verdrahtet werden können. Je nach Hersteller sind die CLBs look-up table basiert (Xilinx) oder Multiplexer basiert (Actel).

Datenstrukturen, die zur Synthese mehrstufiger Realisierungen eingesetzt werden, sind *Logische Netzwerke* und *Binäre Entscheidungsgraphen* (*Binary Decision Diagram*, BDD).

Ein logisches Netzwerk besteht aus Eingangsknoten (den Variablen der Funktion), Ausgangsknoten (den Funktionswerten) und inneren Knoten, die eine Teilfunktion berechnen. Es gibt genau dann eine Kante zwischen vom Knoten v_1 zu v_2 , wenn der Ausdruck in v_2 die Variable v_1 enthält. Logische Netzwerke werden im Rahmen von algebraischen Methoden zur mehrstufigen Logiksynthese eingesetzt.

Eine spezielle Form von BDDs, die reduzierten geordneten binären Entscheidungsgraphen, wurden 1986 von *Bryant* [11] eingeführt. BDDs finden in vielen Bereichen des logischen Entwurfs digitaler Schaltungen Anwendung, z.B. bei der formalen Verifikation oder der zwei- und der mehrstufigen Logiksynthese. Zudem lässt sich die BDD Darstellung einer booleschen Funktion fast eins-zu-eins auf Multiplexer basierten FPGAs implementieren. Bei Funktionen mit vielen Mintermen liefern BDDs oft eine wesentlich günstigere Repräsentation.

Minimierung zweistufiger Realisierungen

Bei der Zweistufigen Logikminimierung wird versucht, eine Überdeckung der in einem n -dimensionalen Würfel markierten Knoten zu finden, die aus möglichst wenigen maximalen Teilwürfeln besteht und keine nichtmarkierten Knoten enthalten darf. Die bekanntesten exakten Verfahren zur zweistufigen Logikminimierung sind Karnaugh-Veitch-Diagramme (KV-Diagramme) und das Verfahren von Quine und McCluskey. Exakte Verfahren zur Logikminimierung sind exponentiell [27, Abschnitt 3.3]. Wesentlich schnellere Berechnungen bei nicht garantierter Optimalität liefert das Espresso [10] Verfahren. Espresso II ist eines der bekanntesten und effizientesten

2. Grundlagen

heuristischen Verfahren zur zweistufigen Logikminimierung. Es entstand 1979 aus einer gemeinsamen Arbeit vom *IBM Watson Research Center* und der *University of California Berkeley*.

Neben den Würfelbasierten Minimierungsverfahren gibt es auch exakte und heuristische zweistufige Minimierungsverfahren auf Basis von BDDs. Als heuristisches Verfahren ist das Verfahren von Minato [26] zu nennen. Insbesondere bei Funktionen mit vielen Mintermen stellt dieses Verfahren eine Alternative zu Espresso dar.

Minimierung mehrstufiger Realisierungen

Zweistufige Verfahren zur Logikminimierung sind sehr etabliert und gut erforscht. Zweistufige Realisierungen lassen sich zudem direkt auf PLAs implementieren. In vielen Fällen sind mehrstufige Realisierungen einer Booleschen Funktion jedoch kostengünstiger als ihre minimierte zweistufige Realisierung. Bei Booleschen Funktionen mit mehreren Ausgängen können beispielsweise gemeinsame Faktoren in der Berechnung mehrerer Ausgänge auftreten. Auch für Boolesche Funktionen mit nur einem Ausgang kann eine mehrstufige Realisierung wesentlich kostengünstiger sein als die zweistufige. Ein Beispiel hierfür ist die Paritätsfunktion $parity(x_1, \dots, x_n) = (\sum_{i=1}^n x_i) \bmod 2$. Das Minimalpolynom dieser Funktion besteht aus 2^{n-1} Primimplikanten. Bei einer Mehrstufigen Implementierung kommt man mit $n - 1$ xor-Gattern mit je zwei Eingängen aus.

Das Hauptproblem bei der mehrstufigen Synthese ist es, eine geeignete Zerlegung der booleschen Funktion zu finden. Weit verbreitet sind algebraische Verfahren, wie sie von *Brayton*, *Hachtel* und *Sangiovanni Vincentelli* [10] eingeführt wurden. Das in dieser Arbeit benutzte Programm MV-SIS benutzt algebraische Verfahren zur funktionalen Zerlegung. Eine Funktion wird als logisches Netzwerk repräsentiert. Operationen, zur Optimierung eines logischen Netzwerkes sind:

- **Lokale Optimierung** Hierbei wird auf den einzelnen Knoten des Netzwerkes eine zweistufige Logikminimierung (z.B. Espresso) angewandt. In MV-SIS wird dies durch die Kommandos `simplify` oder `fullsimp` erreicht.
- **Eliminierung von Knoten** Hat ein innerer Knoten den Ausgangsgrad 1, d.h. ist nur ein anderer Knoten von ihm abhängig, kann es u.U. kostengünstiger sein, ihn zu eliminieren und im abhängigen Knoten zu substituieren.
- **Zerlegung eines Knotens** Statt der Eliminierung von Knoten kann es auch sinnvoll sein, einen Knoten in zwei Teilknoten zu zerlegen.
- **Extraktion gemeinsamer Teilausdrücke** Enthalten mehrere Knoten gemeinsame Faktoren, ergeben sich durch die Zerlegung große Kosteneinsparungspotentiale. In MV-SIS findet z.B. die Funktion `fxu` (*fast extract unate*) gute Gemeinsame Faktoren in einem logischen Netz. Die Funktion `decomp` führt eine vollständige Faktorisierung des Netzwerkes durch.

In der letzten Zeit gewinnen auf Binary Decision Diagrams basierte Verfahren zur funktionalen Zerlegung an Bedeutung.

2.5.2. Softwarepakete zur Logikminimierung (und -synthese)

MV-SIS

MV-SIS wurde von der MVSIS Arbeitsgruppe unter der Leitung von Robert K. Brayton an der University of California in Berkeley entwickelt und ist eine Weiterentwicklung des SIS Paketes (ebenfalls UC Berkeley). MV-SIS ist ein interaktives System zur mehrstufigen, mehrwertigen Logiksynthese. MV-SIS war ursprünglich als Softwarepaket zur Minimierung mehrwertiger Logik gedacht, hat sich jedoch darüber hinaus zu einem vollwertigen Werkzeug zur Synthese und Verifikation entwickelt und enthält die meisten der in der Arbeitsgruppe entwickelten Algorithmen.

Das Ein- und Ausabeformat für binäre bzw. mehrwertige logische Netze ist BLIF bzw. MV-BLIF (s. Abschnitt 2.6.1). Zur zwei- bzw. mehrstufigen Minimierung kombinatorischer Netzwerke stellt MV-SIS-2.0 verschiedene Würfel- BDD- und Netzlistenbasierte Verfahren zur Verfügung (s. Abschnitt 2.5.1): z.B. Espresso oder das Verfahren von Minato zur zweistufigen oder algebraische Methoden zur mehrstufigen Logikminimierung. Verfahren zur Minimierung von sequentiellen Schaltkreisen oder zur Abbildung auf eine Zielplattform werden ab Version 3.0 unterstützt.

Die Steuerung von MV-SIS erfolgt über eine Eingabeaufforderung, über Kommandozeilenparameter oder per Skript.

2.6. Hardwarebeschreibungssprachen

Mit Hilfe von Hardwarebeschreibungssprachen lassen sich komplexe integrierte Schaltkreise auf eine formale Art und Weise beschreiben. Ihre Syntax und Semantik beinhalten Konstrukte zur Beschreibung von Nebenläufigkeit und zur Festlegung des zeitlichen Verhaltens.

VHDL und Verilog HDL sind verbreitete Hochsprachen zur Hardwarebeschreibung, die ein hohes Abstraktionsniveau bieten. BLIF ist eine sehr hardwarenahe Sprache zur textuellen Beschreibung von Netzlisten. Sie wurde ursprünglich zur Beschreibung von PLAs entwickelt und dient den Logikminimierungs- und Logiksyntheseprogrammen *espresso*, *SIS* und *MV-SIS* als Ein- und Ausgabeformat. BLIF und VHDL werden im Folgenden kurz eingeführt.

2.6.1. BLIF

Das *Berkeley Logic Interchange Format* (BLIF) [34] wurde an der University of California, Berkeley entwickelt. Es dient zur textuellen Beschreibung von hierarchisch aufgebauten Schaltnetzen oder Schaltwerken auf Logikebene. Ein Schaltkreis wird dabei als gerichteter Graph von kombinatorischen und sequenziellen Logikknoten betrachtet.

Ein *Modell* ist das Hauptstrukturelement in BLIF. Ein Modell ist die Beschreibung eines hierarchischen Schaltkreises. Es besteht aus einer Deklaration des Interfaces zur Umwelt und der funktionalen Beschreibung.

2. Grundlagen

```
.model <Modell-Name>
.inputs <Liste der Eingangssignale>
.outputs <Liste der Ausgangssignale>
.clock <Liste der verwendeten Clocks>
...
<commands>
...
.end
```

Mit den `.input-`, `.output-` und `.clock-`Anweisungen wird das Interface des Modells deklariert. Nach jeder dieser Anweisungen steht eine Liste von Signalen. Die Elemente der Listen werden durch Leerzeichen getrennt. Ein Backslash '\ ' konkateniert zwei aufeinanderfolgende Zeilen. Bei der Deklaration mehrerer Eingangs-, Ausgangs- oder Clock-Listen werden diese miteinander konkateniert.

Die Verhaltensbeschreibung erfolgt auf einem sehr hardwarenahen Niveau. BLIF stellt Konstrukte zur Implementierung von Logikgattern, Auffangregistern (Latches) und endlichen Automaten zur Verfügung. Endliche Automaten werden im *KISS-Format* beschrieben. Zusätzlich lassen sich Modelle aus der selben oder aus einer anderen Datei innerhalb eines Modells referenzieren, so dass eine hierarchische Entwicklung der Schaltungsbeschreibung möglich ist. Über *Clock-Constraints* wird das Verhalten simulierter Clocks gesetzt und das Verhalten von Clock-Ereignissen relativ zueinander beschrieben. Über *Delay-Constraints* lassen sich Signallaufzeiten festlegen.

Die Deklaration von Logikgattern erfolgt über die `.names-`Anweisung. Ein Logikgatter assoziiert eine Logikfunktion mit einem Signal im Modell. Hinter der `.names-`Anweisung folgt in der selben Zeile eine Liste der n Eingangssignale und abschließend das Ausgangssignal. Die Funktion wird durch eine Wahrheitstabelle repräsentiert. Jede Zeile ist eine mögliche Ein-/Ausgabebelegung. Die n Bit weite Eingabebelegung wird durch ein Leerzeichen von der ein Bit weiten Ausgabe getrennt. Alle Zeilen mit einer 1 in der Ausgabe gehören zum *ON-Set* der Funktion, die mit einer 0 zu *OFF-Set* der Funktion. Eine '1' bedeutet, dass die Eingabe nicht komplementiert wird, eine '0' bedeutet, dass die Eingabe komplementiert wird und ein '-' bedeutet, dass die Eingabe nicht benutzt wird. Die Elemente einer Eingabebelegung werden **und**-Verknüpft und die Eingabebelegungen werden **oder**-Verknüpft. Das folgende Beispiel zeigt die Implementierung der Funktion $0 = A \text{ or } B \text{ or not } C$:

```
.model EXAMPLE
.inputs A B C
.outputs 0
.name A B C 0
1-- 1
-1- 1
--0 1
.end
```

2.6.2. VHDL

VHDL steht für *Very High Speed Integrated Circuit Hardware Description Language*. Ihre Entwicklung begann Anfang der 80er Jahre initiiert durch das US-Verteidigungs-

ministerium. In den Jahren 1987 und 1993 wurde VHDL durch den Standard IEEE-1076 als herstellerunabhängige Hochsprache definiert und wird seitdem regelmäßig überarbeitet.

VHDL ermöglicht die Beschreibung und Simulation von digitalen Schaltungen auf einer sehr hohen Abstraktionsebene. Entwurfsziel können dabei verschiedene rekonfigurierbare Logikbausteine wie beispielsweise ein FPGA (Field Programmable Gate Array) oder CPLD (Complex Programmable Logic Device), ein ASIC (Application Specific Integrated Circuit) oder ganze Platinen sein. Durch ihr hierarchisches Konzept ist es innerhalb kurzer Zeit möglich, auch komplexe Schaltkreise wie Prozessoren mit einigen Millionen Gattern zu entwickeln.

Nicht der volle Sprachstandard von VHDL ist synthetisierbar, sondern nur eine bestimmte Teilmenge. Man unterscheidet zwischen *synthetisierbarem* und *funktionalem* Code. Letzterer ist ausschließlich simulierbar und dient der Spezifikation von Verhaltensmodellen oder für Simulations- und Debuggingzwecke. Der praktisch häufigste Fall von nicht-synthetisierbarem Code ist die Erzeugung von Testumgebungen (sog. *Testbenches*). Welcher Code synthetisierbar ist und welcher nicht, hängt aber auch von den Fähigkeiten des verwendeten Synthesetools und der Zielplattform ab. Die Hardwaresynthese aus VHDL entspricht im Wesentlichen einer Mustererkennung. So ist es teilweise notwendig, bestimmte Implementationsmuster *Templates* zu benutzen, um die Logik auf bestimmte Hardwareressourcen der Zielplattform abzubilden. Ein Beispiel hierfür ist der *Ripple Carry Adder*, der speziell für die effiziente Implementierung auf FPGAs zugeschnitten ist.

Syntax

Im Folgenden wird eine kurze Einführung in VHDL gegeben. Diese beschränkt sich auf die Sprachteile, die zur Implementierung von Schaltnetzen benutzt werden. Eine gute Einführung geben z.B. *Reichhardt* und *Schwarz* [30].

Einbinden von Paketen Mit der `library` Anweisung können in einem VHDL Programm zusätzliche Bibliotheken eingebunden werden. Bibliotheken sind eine meist vorkompilierte Sammlung von VHDL Einheiten. Sie können eigene Deklarationen, aber auch Teilentwürfe oder ganze Komponenten (*Intellectual Property (IP)*) enthalten. Bibliotheken zur Erweiterung des Sprachstandards werden von den Synthesewerkzeugherstellern oder von Arbeitsgruppen der IEEE zur Verfügung gestellt. Die Bibliothek `ieee` umfasst u.a. folgende Packages:

- **`std_logic_1164`** Definiert die Datentypen `std_logic` bzw. `std_ulogic` und `std_logic_vector` bzw. `std_ulogic_vector` für mehrwertige Logik, sowie einige Funktionen auf diesen Datentypen.
- **`std_logic_signed` und `std_logic_unsigned`:** Definiert vorzeichenlose und vorzeichenbehaftete Operationen für den Datentyp `std_(u)logic_vector`. Es ist keine Mischung von vorzeichenloser mit vorzeichenbehafteter Arithmetik erlaubt.

2. Grundlagen

- **numeric_std** bzw. **std_logic_arith**: Definiert die Datentypen **signed** und **unsigned**, arithmetische Operationen und Vergleichsoperationen auf diesen Datentypen sowie Konvertierungsfunktionen.

Mit der **library ieee**; Anweisung wird die IEEE-Bibliothek deklariert. Ein bestimmtes Paket der Bibliothek muss vor jeder Entity, in der es benutzt wird, mit Hilfe der **use** Anweisung eingebunden werden (z.B. `use ieee.std_logic_1164.all;`).

Datenobjekte und Datentypen Als Objektklassen für Daten stellt VHDL *Konstanten*, *Variablen* und *Signale* zur Verfügung:

- *Konstanten* wird bei der Initialisierung einmal ein fester Wert zugewiesen.
- *Variablen* werden bei der Verhaltensbeschreibung mit sequentiellen Anweisungen innerhalb von Prozessen, die der algorithmischen Struktur von Programmiersprachen entsprechen, eingesetzt.
- *Signale* dienen zur Kommunikation zwischen Prozessen oder als Datenleitungen zwischen Funktionsblöcken. Ähnlich wie bei ESTEREL wird bei der Simulation von VHDL die zeitliche Ordnung von Interaktionen über Signale geregelt.

VHDL ist stark typisiert. Signale und Variablen erhalten bei ihrer Deklaration einen festen Typ. Bei der Wertzuweisung von Signalen oder Variablen unterschiedlichen Typs muss eine explizite Typkonvertierungsfunktion angegeben werden. Die wichtigsten Datentypen, die z.T. nicht zum Standardsprachumfang gehören sondern über zusätzliche Pakete eingebunden werden müssen, sind:

- **bit/bit_vector**: Der Datentyp **bit** besteht aus den logischen Werten '0' oder '1'. Nach der Deklaration hat ein Signal standardmäßig den Wert '0'. Der Typ **bit_vector** ist ein vordefinierter Array-Typ zu **bit**.
- **std_[u]logic** und **std_[u]logic_vector**: Der IEEE-Standard 1164-1993 führt die Datentypen **std_logic** und **std_ulogic** mit einer neunwertigen Logik ein, die folgende Werte umfasst: 'U' (nicht initialisiert), 'X' (undefiniert, mehrere aktive Signaltreiber), '0' (starke logische '0' (vgl. bit)), '1' (starke logische '1' (vgl. bit)), 'Z' (hochohmig (Tri-State Ausgang)), 'W' (schwach unbekannt), 'L' (schwache logische '0'), 'H' (schwache logische '1') und '-' (don't care (kann für Logikminimierung verwendet werden)). Im Gegensatz zum Typ **std_ulogic** sind für Signale vom Typ **std_logic** mehrere Treiber erlaubt, d.h. es dürfen mehrere nebenläufige Signalzuweisungen erfolgen. In diesem Fall wird bei der Simulation der resultierende Wert über eine Auflösungsfunktion bestimmt. Der Datentyp **std_logic** findet insbesondere bei bidirektionalen Bussen Verwendung. Der Typ **std_[u]logic_vector** ist ein vordefinierter Array-Typ zu **std_[u]logic**.

- **boolean**: Der Datentyp **boolean** kann die Werte *true* oder *false* annehmen. Im Gegensatz zu **bit** dient er in der Praxis hauptsächlich dazu, architekturenspezifische, logische Ausdrücke zu erzeugen, weniger dazu, die elektrischen Pegel von Signalen zu erzeugen.
- **integer**: Der Datentyp **integer** wird in den meisten CAE-Systemen durch 32 Bit repräsentiert. Er sollte nur für den indizierten Zugriff auf Vektor- oder Feldkomponenten und innerhalb von Verhaltensmodellen oder Testumgebungen eingesetzt werden.
- **signed** und **unsigned**: Der ergänzende IEEE 1076.3 Standard spezifiziert die Datentypen **signed** und **unsigned**. Sie sind eine arithmetische Interpretation des Typs **std_logic_vector**. Negative Zahlen werden im Zweierkomplement dargestellt.

Zusätzlich lassen sich komplexe Datentypen, wie *Arrays* oder *Records*, oder aber Subtypen von bestehenden Typen definieren.

Signalzuweisungen erfolgen über den Signalzuweisungsoperator `<=`:

```
A <= '0';      -- Zuweisung an ein Signal vom Typ bit bzw. std_logic
B <= true;     -- Zuweisung an ein Signal vom Typ boolean
C <= "1010";  -- Zuweisung an einen bit_vector oder std_logic_vector mit 4 Bit Breite
D(0) <= '0';  -- Zuweisung an Bit 0 in einem Vektor
```

Eine Wertzuweisung an Variablen erfolgt mit dem Zuweisungsoperator `:=`.

Ausdrücke Für die Datentypen **boolean**, **bit** und **std_logic** stehen die logischen Operatoren **not**, **and**, **nand**, **or**, **nor**, **xor** und **xnor** zur Verfügung. Der Operator **not** hat die höchste Priorität, die Priorität der übrigen Operatoren muss durch Klammerung festgelegt werden.

Für die oben vorgestellten ganzzahligen Typen definieren die entsprechenden Bibliotheken Vergleichsoperatoren `=`, `/=` (ungleich), `<`, `<=`, `>` und `>=` (alle synthetisierbar) und arithmetische Operatoren `+`, `-`, `abs`, `*`, `/` (Division meist nicht synthesefähig), `**` (Zweierpotenz), `mod` und `rem` (Divisionsrest nur in Spezialfällen synthetisierbar).

Strukturelemente Neben dem schon erwähnten **package** sind **entity** und **architecture** grundlegende Strukturelemente einer VHDL-Beschreibung.

Eine **entity** beschreibt die Schnittstelle eines VHDL-Funktionsblocks nach außen. Die Deklaration der Anschlüsse erfolgt mit der **port** Anweisung:

```
entity MUX2x1 is
  port(
    S: in std_logic;           -- Zur Selektion des Eingangs
    I: in std_logic_vector(1 downto 0); -- 2 Bit Eingangsvektor
    O: out std_logic;         -- Ausgangssignal
  );
end MUX2x1;
```

Innerhalb einer **architecture** wird die Funktionalität eines Blocks beschrieben. Jeder **entity** muss mindestens eine solche Implementierung zugeordnet sein. Eine **architecture** besteht aus einem *Deklarationsteil*, sowie *konkurrenten Anweisungen* zur Verhaltensbeschreibung:

2. Grundlagen

```
architecture MUX of MUX2x1 is
  -- Deklarationsteil
begin
  -- konkurrente Anweisungen
end MUX;
```

Im Deklarationsteil erfolgen u.a. *Typdeklarationen*, *Konstantendeklarationen*, *lokale Signaldeklarationen* oder *Komponentendeklarationen*. Konkurrente Anweisungen sind z.B. Signalzuweisungen, Prozesse oder Instanzen von Komponenten. Signalzuweisungen können unbedingt (`A <= "1010";`) oder bedingt erfolgen:

```
architecture MUX of MUX2x1 is
begin
  with S select
    0 <= I(0) when '0',
    I(1) when '1';
end MUX;
```

Innerhalb von Prozessen erfolgt die Funktionsbeschreibung über sequenzielle Anweisungen, ähnlich einer gewöhnlichen Programmiersprache:

```
architecture MUX of MUX2x1 is
begin
MUXPROC: process (S)
  begin
    case S is
      when '0' => 0 <= I(0);
      when '1' => 0 <= I(1);
    end case;
  end process MUXPROC;
end MUX;
```

VHDL erlaubt den hierarchischen Aufbau der Systembeschreibung. Dazu lassen sich *entity/architecture*-Paare in einem übergeordneten Funktionsblock instanzieren. Eine zu nutzende Komponente (**component**) wird im Deklarationsteil der *architecture* zunächst mit ihrer Schnittstelle (**port**) deklariert und anschließend im Architekturrumpf instantiiert. Existieren mehrere Implementierungen für eine *entity*, so kann mit Hilfe der `for ... use entity ...`-Anweisung eine bestimmte Implementierung ausgesucht werden.

```
architecture MUX4x1_impl of MUX4x1 is
  component MUX2x1
  port(
    S: in std_logic;
    I: in std_logic_vector(1 downto 0);
    O: out std_logic;
  end component;
  signal O_INT: std_logic_vector(1 downto 0);
begin
  MUX_0: MUX2x1 port map(S(0), I(1 downto 0), O_INT(0));
  MUX_1: MUX2x1 port map(S(0), I(3 downto 2), O_INT(1));
  MUX_2: MUX2x1 port map(S(1), O_INT, 0);
end MUX4x1_impl;
```

3. HW/SW Co-Synthese

In diesem Kapitel wird ein Verfahren zur HW/SW Co-Synthese von ESTEREL Programmen vorgestellt, das komplexe Expressions aus dem gegebenen Programm extrahiert und diese in einem mit dem KEP verbundenen Logikblock berechnet. Zusätzlich wird eine modifizierte Programmversion erzeugt, die dann wie gewöhnlich auf dem erweiterten KEP ausgeführt werden kann. In Kapitel 4 wird für verschiedene Programme untersucht, wie sich das vorgestellte Verfahren auf die Ticklänge, den Ressourcenverbrauch und den Energieverbrauch auswirkt.

3.1. Problemstellung

Die wichtigsten ESTEREL Statements werden durch den Befehlssatz des KEP direkt unterstützt oder lassen sich leicht auf diesen zurückführen. Die Berechnung von komplexen Expressions ist vergleichsweise aufwändig, da diese nicht innerhalb einer Instruktion ausgewertet werden können, sondern in mehrere KEP Assembler Instruktionen zerlegt werden müssen. Die Berechnung von komplexen Expressions in KEP Assembler ist exemplarisch in den oberen beiden Listings in Abbildung 3.1 dargestellt.

Das Listing *Original Esterel Programm* enthält den ESTEREL Programmcode und das Listing *KEP Assembler Code* den resultierenden KEP Assembler Code. Das `present (A or B) and C then ... end present` Statement in Zeile 10 im Programmcode wird zerlegt in die KEP Assembler Instruktionen in Zeilen 13 bis 16 im KEP Assembler Code. `PRESENT S, Addr` ist in KEP Assembler ein bedingter Sprung, der als „*Springe zu Addr, wenn S absent ist*“ zu interpretieren ist. `PRESENT C, A0` testet das Signal C. Ist es *absent*, ist die ganze Signal Expression *absent* und das Programm wird bei `A1` fortgeführt. Ist es jedoch *present*, ist noch `(A or B)` auszuwerten. Ist nun beispielsweise A *present*, wird die folgende `GOTO A1` Instruktion ausgeführt und `O1` emittiert. In den Zeilen 18 bis 27 im KEP Assembler Code wird der if-Test `if (?D or (?E and ?F)) then ...` berechnet. In Zeile 18 wird zunächst der Wert von Signal D ins Register `REG0` geladen. `CMPS REG0, #1` vergleicht den Inhalt des Registers mit der Konstanten `1` (*true*). `JW EE, A5` ist ein bedingter Sprung. Ergab der letzte Vergleich *equal* (`EE`), wird `GOTO A4` ausgeführt und schließlich `O2` mit dem Wert `1` (*true*) emittiert, ansonsten wird zu `A5` gesprungen. Die Interpretation der übrigen Instruktionen bleibt dem Leser überlassen.

Wie das Beispiel zeigt, werden für die Berechnung der Signal Expression vier und für die Berechnung der valued Expressions sogar zehn Instruktionen benötigt, da zum Laden eines Signalwerts in ein Register und für den Vergleich des Registerin-

3. HW/SW Co-Synthese




Abb. 3.1.: Überblick über den Co-Synthese Prozess: Die gestrichelten Pfade zeigen die bisherigen ESTEREL Syntheseansätze. Dies sind zum einen die traditionelle Software- und Hardwaresynthese, als auch die reine Softwaresynthese für den KEP (KEP Assembler). Die durchgezogenen Pfade veranschaulichen den in dieser Arbeit vorgestellten Co-Synthesefluss.

halts mit einer Konstanten zwei zusätzliche Instruktionen benötigt werden, bevor aufgrund des Vergleichsergebnisses ein bedingter Sprung ausgeführt wird. Die Anzahl der Instruktionen im KEP Assembler Code wird also erheblich von der Anzahl und der Komplexität der in einem Programm auftretenden Expressions beeinflusst, was sich üblicherweise auch negativ auf die WCRT des Programmes und damit auf die minimale Ticklänge auswirkt.

Im Folgenden wird ein Lösungsansatz für die effizientere Berechnung von komplexen Expressions vorgestellt.

3.2. Lösungsansatz

Die Grundidee besteht darin, die Berechnung von komplexen Expressions in einen mit dem KEP verbundenen Logikblock auszulagern, der für jedes ESTEREL Programm individuell generiert wird. Über ein spezielles Interface erhält der Logikblock Zugriff auf alle für die Berechnung der Expressions benötigten Status- und Signalwerte und gibt die Ergebnisse der Berechnung als zusätzliches Eingangssignal an den KEP zurück. Auf dem KEP wird eine modifizierte Programmversion ausgeführt, in der alle komplexen Expressions durch das entsprechende Hilfssignal ersetzt sind.

Diese Hardware/Software Co-Synthese eines ESTEREL Programms erfolgt in zwei Schritten mit einem optionalen Zwischenschritt:

- Schritt 1 (Partitionierung): Das gegebene ESTEREL Programm wird zunächst in ein semantisch äquivalentes ESTEREL Programm transformiert, das die Software- und Hardwareteile in unterschiedlichen Modulen modelliert. Die Partitionierung auf ESTEREL Basis soll den Syntheseprozess möglichst lange hardware-unabhängig halten und eine vollständige Verifizierbarkeit dieses Schrittes mit vorhandenen Werkzeugen, wie z.B. *EsterelStudio* [17], ermöglichen.
- Optionaler Zwischenschritt (Logikminimierung): Durch die Logikminimierung sollen einzelne Ausdrücke im Logikblock vereinfacht und gemeinsame Teilausdrücke identifiziert werden, um den resultierenden Logikblock möglichst klein zu halten.
- Schritt 2 (HW/SW Synthese): Der Softwareteil des partitionierten Programmes wird wie gewohnt mit dem Esterel2KASM Compiler für die Ausführung auf dem KEP kompiliert, der Hardwareteil wird in die VHDL Beschreibung des Logikblocks konvertiert, in Hardware synthetisiert und mit dem KEP verbunden.

Für die Implementierung des oben skizzierten Ansatzes sind diverse, nicht offensichtliche Schwierigkeiten zu lösen auf die im Folgenden kurz eingegangen werden soll. Eine erste Schwierigkeit besteht darin, ein Verfahren für die korrekte Partitionierung des ESTEREL Programms in Software- und Hardwaremodule zu finden. Um eine komplexe Expression auswerten zu können, müssen alle Signale, die zur Berechnung notwendig sind, im Hardwaremodul bekannt sein. Als Kommunikationsmechanismus zwischen den Modulen kommen nur Signale in Frage, was die Modellierung

3. HW/SW Co-Synthese

einer korrekten Kommunikation erschwert, wenn die zu berechnende Expression lokale Signale enthält. Dies hängt damit zusammen, dass lokale Signale schizophren sein können, d.h. dass sie während einer Instanz verschiedene Werte haben können. Dieses als Reinkarnation bekannte Problem, sowie ein weiteres Problem mit lokalen Signaldeklarationen innerhalb von `suspend`-Blöcken werden im folgenden Abschnitt detailliert erörtert. Darüber hinaus werden zwei verschiedene Partitionierungsansätze vorgestellt und im Bezug auf die Lösung der o.g. Probleme gegeneinander abgewogen.

Eine weitere Schwierigkeit ergibt sich bei der Softwaresynthese, da der Esterel2KASM Compiler das Scheduling für das modifizierte Programm nicht korrekt berechnen kann. Pro Instanz müssen in konkurrierenden Threads die schreibenden Statements eines Signals vor den lesenden ausgeführt werden. Der Compiler ist nicht in der Lage festzustellen, von welchen Signalen die Berechnung eines Hilfssignals abhängt, da die Berechnung nicht mehr durch das Programm selbst, sondern durch den für den Compiler unbekanntem Logikblock durchgeführt wird. Abschnitt 3.5.1 zeigt, wie dieses Problem durch eine Modifikation des Compilers gelöst werden kann.

3.3. Partitionierung

Wie im vorigen Abschnitt bereits angesprochen wurde, muss eine Methode gefunden werden, mit der auch aus Programmen mit komplexen Expressions, die lokale Signale enthalten, ein äquivalentes partitioniertes Programm erzeugt werden kann. Anhand einer einfachen Partitionierungsmethode werden zunächst die auftretenden Probleme erörtert. Da diese einfache Methode auch durch verschiedene Workarounds keine zufriedenstellenden Ergebnisse liefert, wird anschließend ein enger an der Semantik von Signalen in ESTEREL ausgerichtetes Verfahren vorgestellt. Abschließend wird ausführlich auf die Implementierung der Transformation von Signal- und valued Expressions eingegangen.

3.3.1. Schwierigkeiten bei der Partitionierung

Ein erster naheliegender Partitionierungsansatz wäre die Aufteilung des ESTEREL Programms in drei Module, ein *Softwaremodul*, ein *Hardwaremodul* und ein *Mainmodul*. Das Softwaremodul entspricht im Wesentlichen dem Originalprogramm, es wurden jedoch auftretende komplexe Expressions durch Hilfssignale ersetzt, die im Hardwaremodul berechnet werden. Das Mainmodul startet das Software- und das Hardwaremodul parallel. Ein Beispiel für diese Partitionierung ist in Abbildung 3.2 dargestellt.

Das Softwaremodul enthält alle Statements des Originalprogramms. Die komplexen Expressions `A and C or B and C` und `A or B` wurden hier durch die beiden Hilfssignale `A_and_C_or_B_and_C` und `A_or_B` ersetzt, die im Interface als neue `input`-Signale deklariert werden. Die Berechnung der Hilfssignale erfolgt im Hardwaremodul in parallelen `every immediate SigExp do emit AuxSig end every` Statements. Diese emittieren die Hilfssignale `AuxSig` in jeder Instanz, in der die Signal Expression `SigExp present` ist. Alle für die Berechnung notwendigen Signale werden




Abb. 3.2.: Aufteilung eines (Esterel) Programms in Main-, SW- und HW-Modul

im Interface des Hardwaremoduls als Eingang und die Hilfssignale als Ausgang deklariert. Das Mainmodul führt das Software- und das Hardwaremodul parallel aus und verfügt, da es als neue Schnittstelle des partitionierten Programms zur Umwelt fungiert, über das gleiche Interface wie das Originalprogramm. Hilfssignale, die zwischen dem Soft- und dem Hardwaremodul geteilt werden, werden im Mainmodul lokal deklariert.

Dieser Ansatz erlaubt es im Allgemeinen nicht, Expressions mit lokalen Signalen zu behandeln, da ihr Status nicht korrekt an das Hardwaremodul übermittelt werden kann. Das lokale Signal einfach global im Interface zu deklarieren, führt in vielen Fällen nicht zum gewünschten Ergebnis, da dies die Semantik des Programms verändern kann. Gründe hierfür sind das mögliche Auftreten von Schizophrenie durch Reinkarnation des lokalen Signals oder die Suspendierung des Blocks, in dem das lokale Signal deklariert ist.

Nach der Semantik von ESTEREL haben alle Signale in einem Programm pro Instanz genau einen Status. Wird jedoch ein lokales Signal innerhalb eines Schleifenrumpfes deklariert, so wird es in jedem Schleifenzyklus neu instantiiert. Auf diese Art und Weise können zwei simultane Inkarnationen eines Signals pro Instanz existieren.

3. HW/SW Co-Synthese

Das folgende Beispiel illustriert dieses Verhalten:

```
...
loop
  signal S in
    present S then ...
    pause;
    emit S;
  end signal
end loop
...
```

Das Signal *S* wird innerhalb einer Schleife lokal deklariert. In der ersten Instanz ist es *absent* und der Signaltest fällt negativ aus. In der folgenden Instanz wird das Signal emittiert und der Rumpf der Schleife instantan neu gestartet. Die neue Inkarnation von *S* hat wieder den Status *absent*. Abbildung 3.3 zeigt die offensichtlich falsche Partitionierung des Programms *LocalSig*, in der das Hilfssignal ab der zweiten Instanz immer den falschen Status *present* hat.

Ein weiteres Problem mit lokalen Signalen tritt bei der Deklaration innerhalb eines




Abb. 3.3.: Fehlerhafte Partitionierung in HW-, SW- und Mainmodule

`suspend` Statements auf. Im folgenden Beispiel liefert etwa der Ausdruck `pre(S)` den Status von S in der vorigen Instanz, in der das `signal` Statement aktiv war.

```
...
suspend
  signal S in
    ...
    present pre(S) then ...
    ...
  end signal
when I
...
```

Im Hardwaremodul kann bei der Berechnung des Ausdrucks `pre(S)` nicht entschieden werden, ob das Signal S suspendiert ist. Dies ließe sich jedoch durch die Einführung eines weiteren Signals `LocalTick` lösen, das parallel zum Rumpf des `suspend`-Blocks in jeder Instanz (in der der Block aktiv ist) emittiert wird. Es kann aber auch hier bei einer eventuellen Reinkarnation von S der korrekte Wert in der vorigen Instanz nicht berechnet werden.

Das eigentliche Problem besteht also in der korrekten Behandlung von schizophrenen Signalen. Dazu wurde ein Workaround für diesen Ansatz eingeführt, bei dem zwischen den Modulen keine Daten von lokalen Signalen ausgetauscht werden müssen. Die eigentliche Berechnung des Teilausdrucks mit dem lokalen Signal verbleibt im Softwaremodul, das Hardwaremodul berechnet für alle hypothetischen Signalbelegungen der lokalen Signale, die in der Expression vorkommen, ein Hilfssignal.

Die Idee für die Hilfskonstruktion wird anhand des in Abbildung 3.4 gezeigten Beispiels `LocalSig` skizziert. Das lokale Signal S wird innerhalb einer Schleife instantan redeclariert. Sein Status bzw. Wert kann daher nicht über ein Interfacesignal an das Hardwaremodul übermittelt werden. Stattdessen werden im Hardwaremodul zwei Hilfssignale `A_and_B_or_S_true` und `A_and_B_or_S_false` für beide möglichen Werte von S , *present* oder *absent*, berechnet. Die Fallunterscheidung für S *present* oder *absent* erfolgt im Softwaremodul: Ist S *present* wird das Hilfssignal `A_and_B_or_S` emittiert, wenn `A_and_B_or_S_true` *present* ist, ist S *absent* wird das Hilfssignal `A_and_B_or_S` emittiert, wenn `A_and_B_or_S_false` *present* ist. Die Verwendung von Variablen zur Kommunikation zwischen den Modulen ist nicht möglich, da ein schreibender Zugriff auf Variablen in konkurrierenden Threads nicht erlaubt ist.

Die Repräsentation von lokalen Signalen und Interfacesignalen ist im KEP identisch. Vom Logic Block aus kann also ohne Probleme auf den Status- bzw. Signalwert eines lokalen Signals zugegriffen werden. Bei der Hardwaresynthese kann daher die Berechnung der beiden Hilfssignale `A_and_B_or_S_true` und `A_and_B_or_S_false` durch die Berechnung des eigentlichen Hilfssignals `A_and_B_or_S` substituiert werden. Bei der Softwaresynthese kann der komplette `present S then ... else ... end` Block weggelassen werden.

Der Aufwand für die Hilfskonstruktion steigt jedoch quadratisch mit der Anzahl der verwendeten lokalen Signale in der Expression und ist ungeeignet für `valued` Signals. Eine klare Partitionierung in Software- und Hardwareteile findet außerdem nur unvollständig statt, da die Berechnung von Teilausdrücken mit lokalen Signalen im Softwaremodul verbleibt und die endgültige Partitionierung bei der HW/SW

3. HW/SW Co-Synthese




Abb. 3.4.: Hilfskonstruktion für lokale Signale: (a) Programmbeispiel mit lokalem Signal S, (b) Hilfskonstruktion im Hardwaremodul, (c) Hilfskonstruktion im Softwaremodul

Synthese vollzogen werden muss.

Eine weitere Möglichkeit besteht darin, Quellen von Schizophrenie in einem vorgeschalteten Schritt aufzulösen. Die hierzu betrachteten Verfahren arbeiten jedoch entweder nicht auf ESTEREL Ebene [6, Kapitel 12] oder basieren auf Erweiterungen bzw. Dialekten von ESTEREL [32, 33]. Die Beseitigung von Schizophrenie geht mit einem Anwachsen des Codes einher, das im schlimmsten Fall quadratisch sein kann. Ein Anwachsen des Codes steht jedoch dem gesetzten Ziel einer Laufzeitverbesserung entgegen.

Aufgrund der mit diesem Ansatz verbundenen Schwierigkeiten ist der vorgestellte Ansatz nicht praktikabel. Ein an der Semantik von lokalen Signalen in ESTEREL ausgerichtetes Verfahren wird im folgenden Kapitel vorgestellt.

3.3.2. Partitionierungsansatz mit lokalen Hardwaremodulen

Der in der Arbeit verwendete Lösungsansatz verwendet eine Partitionierung des ESTEREL Programms in ein Software- und mehrere Hardwaremodule. Für jeden Gültigkeitsbereich eines Signals, d.h. für die globale und für jede lokale Signaldeklaration, existiert ein eigenes Hardwaremodul. Jedes Hardwaremodul wird parallel zum Rumpf des jeweiligen `signal`-Statements ausgeführt. Das Hilfssignal zu einer Expression wird in dem hierarchisch niedrigsten Signal-Gültigkeitsbereichs deklariert und in dem zugehörigen Hardwaremodul berechnet, in dem alle Signale der Expression bekannt sind. Werden beispielsweise drei lokale Signale A, B und C durch drei ineinandergeschachtelte `signal`-Statements deklariert, so wird eine Expression `A or B` in dem zur Signaldeklaration von B gehörigen Hardwaremodul berechnet. Damit soll erreicht werden, dass das Hilfssignal in einem möglichst großen Gültigkeitsbereich sichtbar ist und eine ggf. häufiger vorkommende Expression mehrmals ersetzen kann. Alle in der Expression verwendeten Signale werden als Eingangssignale des Hardwaremoduls deklariert, das Hilfssignal als Ausgangssignal. Im Gegensatz zu der im vorigen Abschnitt vorgestellten Partitionierungsmethode mit nur einem parallel zum Softwaremodul ausgeführten Hardwaremodul, können in diesem Ansatz das Software- und die Hardwaremodule über lokale Signale miteinander kommunizieren, da eine Signalreinkarnation immer auch eine Reinkarnation des in dem Gültigkeitsbereich ausgeführten Hardwaremoduls zur Folge hat.

Abbildung 3.5 zeigt die Partitionierung des Beispiels *LocalSig* mit einer lokalen Signaldeklaration. Das Hardwaremodul *LocalSig_HW_2* wird innerhalb des Gültigkeitsbereichs des lokalen Signals S parallel zum ursprünglichen Rumpf der lokalen Signaldeklaration gestartet. Alle zur Berechnung notwendigen Signale können nun direkt im Interface des Hardwaremoduls deklariert werden. Das Hilfssignal `A_and_B_or_C`, das die Expression `A and B or C` im `present` Statustest ersetzt, wird im gleichen Gültigkeitsbereich deklariert. Da die Hilfssignale im Hardwaremodul in einer Endlosschleife berechnet werden, terminiert die Ausführung des Hardwaremoduls und damit das Parallelstatement nicht. Die Terminierung wird daher durch ein `trap` Statement, das das Parallelstatement umgibt, erzwungen. Ist das Ende der ursprünglichen Signaldeklaration erreicht, initiiert eine `exit` Anweisung die Beendigung der `trap` Anweisung.

Da die Repräsentation von lokalen Signalen und Interfacesignalen im KEP identisch ist, können alle Hardwaremodule in *einen* Logikblock synthetisiert werden. Das Softwaremodul könnte fast direkt in ein KEP Assembler Programm kompiliert werden, lediglich die `run` Anweisungen müssten durch z.B. `nothing` ersetzt werden. Die neu eingeführten Parallel-, `trap`- und `exit`- Statements sind dann jedoch überflüssig und werden vor der Softwaresynthese ebenfalls entfernt. Alle bei der Partitionierung eingeführten `trap`- und `exit`-Statements beginnen mit dem reservierten Präfix „CO-SYN_TRAP“, über das sie später identifiziert werden. Das `run`-Statement ist das erste Statement nach dem `trap` und wird ebenfalls entfernt.

3. HW/SW Co-Synthese




Abb. 3.5.: Partitionierungsansatz mit lokalen Hardwaremodulen

3.3.3. Transformationsregeln

Grundvoraussetzung für die Transformation ist, dass das ESTEREL Programm in einem Modul vorliegt. Alle im Programm verwendeten Symbolnamen müssen eindeutig sein, damit im KEP alle Signale eindeutig einer bestimmten Adresse zugeordnet werden können. Zudem ist zu beachten, dass der KEP Compiler bei Symbolnamen nicht zwischen Groß- und Kleinschreibung unterscheidet, bzw. keine Kleinbuchstaben verwendet werden dürfen. Dazu wird das Programm entsprechend vorverarbeitet: Mit dem CEC [15] Modul *cec-expandmodules* wird das Programm zunächst in ein Modul expandiert, ein weiterer Vorverarbeitungsschritt ersetzt in allen vorkommenden Symbolnamen Kleinbuchstaben durch Großbuchstaben und benennt alle Namen durch Anhängen eines nummerierten Postfixes global eindeutig.

Signal Expressions

Signal Expressions werden wie im einführenden Beispiel behandelt. Zusätzlich zu den Operatoren **and**, **or** und **not** kann zusätzlich noch der **pre** Operator verwendet werden. In Signal Expressions ist das Argument des **pre** Operators entweder ein ein-

faches Signal oder eine Signal Expression. Eine Schachtelung von **pre** Operatoren ist nicht erlaubt. Der **pre** Operator ist distributiv gegenüber **and** und **or**, jedoch nicht gegenüber **not**. Für die erste Instanz der Gültigkeit eines Signals **S** gilt nämlich **pre(not S) = absent**. Es gelten die Regeln aus Abschnitt 2.2.2 auf Seite 10. Der **pre** Wert eines Signals kann nicht innerhalb des mit dem KEP verbundenen Logik Blocks berechnet werden. Es ist auf Hardwareebene nicht feststellbar, ob das Signal rein-karniert wurde, oder ob die Signaldeklaration innerhalb eines **suspend** Blocks liegt. Gemäß des Esterel Primers wird daher parallel zum Rumpf der Signaldeklaration ein Hilfssignal mit dem Status des Signals in der vorigen Instanz berechnet.

Signal Expressions sind Bestandteil eines **present** Signaltests oder einer Delay Expression. Während der Partitionierung wird beim Auftreten von Signal Expressions eine Funktion aufgerufen, die folgende Transformation durchführt:

1. Führe ein neues Hilfssignal *s* mit einem eindeutigen Namen ein und ersetze die Signal Expression *e* durch dieses Signal.
2. Multipliziere alle in der Expression *e* enthaltenen **pre** Operatoren entsprechend der o.g. Regeln aus, bis sie nur noch auf ein Signal angewendet werden.
3. Ersetze alle in der Expression *e* vorkommenden Anwendungen **pre(S)** bzw. **pre_0(S)** und **pre_1(S)** durch ein Hilfssignal **pre_S** bzw. **pre0_S** und **pre1_S**. Wenn dieses Signal nicht schon berechnet wird, deklariere es auf der gleichen Ebene, wie das Signal **S** und berechne seinen Status *pre₀* oder *pre₁* parallel zum Rumpf der jeweiligen Deklaration.
4. Finde den hierarchisch niedrigsten Gültigkeitsbereich, in dem alle Signale der Signal Expression *e* bekannt sind. Deklariere in dem Gültigkeitsbereich zusätzlich das Hilfssignal *s*. Deklariere in dem korrespondierenden Hardwaremodul alle in der Signal Expression vorkommenden Signale als **input** und das Hilfssignal *s* als **output**.
5. Füge zum Rumpf des Hardwaremoduls einen Thread hinzu, der das Hilfssignal in jeder Instanz emittiert, in der die Signal Expression *e* **present** ist.

Data Expressions

Data Expressions werden in **if** Anweisungen, bei der Emittierung von Signalen mit Wert (valued Signals), bei Wertzuweisungen an Variablen oder beim Behandeln von Exceptions benutzt. Eine Data Expression wird gemäß *Esterel Primer* [7, Abschnitt 7.4.1] nach den folgenden Regeln produziert:

```
DataExpression :=
{
  Constant |
  ?SignalIdentifier |
  ??ExceptionIdentifier |
```

3. HW/SW Co-Synthese

```
pre(?SignalIdentifizier) |  
Variable |  
(DataExpression) |  
DataExpression ◦ DataExpression |  
not DataExpression |  
- DataExpression |  
FunctionCall  
}
```

Als Verknüpfungsoperator (\circ) zwischen zwei Data-Expressions sind boolesche (**and**,**or**), arithmetische (+,-,*,/,**mod**) und Vergleichsoperatoren (=,<>,<,<=,>,>=) erlaubt. *FunctionCalls*, d.h. der Aufruf einer externen Funktion in nativem Programmcode, werden vom KEP z.Zt. nicht unterstützt und werden daher nicht berücksichtigt.

Die Implementierung von Addition und Subtraktion sowie von Vergleichsoperatoren ist in sequenzieller Logik zwar möglich, aber mit einem hohen Hardwareaufwand verbunden, da jedes verwendete Signal (32 Bit) mit der Hardware verbunden werden muss, und da die Implementierung der Schaltfunktionen mit einem enorm hohen Platzbedarf verbunden ist. Die Berechnung von arithmetischen und Vergleichsfunktionen sollte daher weiter mit Hilfe der ALU des KEP stattfinden.

Variablen stellen ein zusätzliches Problem dar: Nach der Spezifikation von ESTEREL sind sie im Gegensatz zu Signalen nicht zur Kommunikation zwischen Threads geeignet und können ihren Wert während einer Instanz mehrmals ändern. Verschiedene Threads können sie zwar lesen aber nicht schreiben. Auch die Implementierung im KEP unterscheidet sich grundlegend von Signalen. Während Signale mit gleichem Namen eindeutig einer Speicherstelle zugeordnet sind, werden Variablenwerte nur temporär innerhalb von Registern gespeichert.

Hat eine Data Expression ein nicht boolesches Ergebnis, wird sie nicht von der HW/SW Co-Synthese berücksichtigt. Anderenfalls werden Teilberechnungen, die Vergleichs- und arithmetische Operatoren oder Variablen enthalten, extrahiert und durch ein Hilfssignal ersetzt. Diese Hilfssignale werden unmittelbar vor der Data Expression mit dem entsprechenden Wert emittiert und sind pro Instanz und Data Expression eindeutig.

Der **pre(?S)** Operator liefert den Wert des Signals in der vorigen Instanz und darf nur auf einfache Signale angewandt werden.

Beim Auftreten von Data Expressions wird die folgende Transformation durchgeführt:

1. Ist das Ergebnis der Data Expression nicht boolesch, lasse sie unverändert.
2. Ansonsten führe ein neues Hilfssignal *s* mit einem eindeutigen Namen ein und ersetze die Data Expression *e* durch dieses Signal.
3. Ersetze alle in der Expression *e* vorkommenden Anwendungen **pre(?S)** durch ein Hilfssignal **preV_S**. Wenn dieses Signal nicht schon berechnet wird, deklariere es auf der gleichen Ebene, wie das Signal **S** und berechne seinen Status und Wert parallel zum Rumpf der jeweiligen Deklaration.

4. Extrahiere alle Teilausdrücke p_x , die auf oberster Ebene eine Vergleichsoperation ausführen oder eine boolesche Variable sind und ersetze sie durch ein Hilfssignal a_x . Das Hilfssignal muss pro Instanz und Data Expression eindeutig sein. Emittiere die (booleschen) Hilfssignale mit dem entsprechenden Wert unmittelbar vor der Data Expression (`emit $a_x(p_x)$`). Ist die Data Expression Bestandteil eines `sustain` Statements, muss es in diesem Fall *dismantled* werden.
5. Finde den hierarchisch niedrigsten Gültigkeitsbereich, in dem alle Signale der Data Expression e bekannt sind. Deklariere in dem Gültigkeitsbereich zusätzlich die Hilfssignale s und a_x . Deklariere in dem korrespondierenden Hardwaremodul alle in der Data Expression vorkommenden Signale als `input` und das Hilfssignal s als `output`.
6. Füge zum Rumpf des Hardwaremoduls einen Thread hinzu, der das Hilfssignal s mit dem Wert der Data Expression e in jeder Instanz emittiert. Initialisiere außerdem alle nicht initialisierten Signale aus e mit dem Wert *false*.

3.4. Zwischenschritt: Logikminimierung

Um aus den Hardwaremodulen einen möglichst minimalen Logikblock synthetisieren zu können, werden in einem optionalen Zwischenschritt vor der Software- und Hardware-synthese die in den Hardwaremodulen berechneten Expressions minimiert. Die Logikminimierung basiert auf dem MV-SIS Logiksynthesystem, das als Ein- und Ausgabeformat das BLIF Format benutzt.

Anhand des Beispiels in Abbildung 3.6 sollen die einzelnen Schritte der Logikminimierung veranschaulicht werden.

Das Hardwaremodul berechnet den Status der Hilfssignale `A_OR_B_AND_B_OR_C` und `A_OR_B`. In der BLIF Datei werden zunächst alle Eingangs- und Ausgangssignale deklariert. Danach wird mit dem Schlüsselwort `.names` die Funktion `A_OR_B_AND_B_OR_C` mit den Parametern `A`, `B` und `C` deklariert. Auf Basis der Signal Expression `(A or B) and (C or D)` wird die Implementierung der Funktion in Form einer Wertetabelle berechnet und im Anschluss an die Funktionsdeklaration in die Datei geschrieben. Das Verfahren hierzu ist sehr einfach gehalten und testet sämtliche Signalbelegungen durch. Der Code für die zweite Funktion wird analog erzeugt. Anschließend wird MV-SIS mit der erzeugten BLIF Datei als Eingabe und Parametern zur zweistufigen Logikminimierung und zur Extraktion von gemeinsamen Teilausdrücken gestartet. Das Ergebnis ist in der BLIF Datei rechts unten in Abbildung 3.6 zu sehen. Man kann erkennen, dass `A or B` als gemeinsamer Teilausdruck beider Funktionen erkannt wurde, da der Parameter `A` in der ersten Funktion durch den Funktionswert `A_or_B` der zweiten Funktion ersetzt wurde.

Die Rücktransformation in ein Hardwaremodul erfolgt analog zur Transformation mit folgenden Erweiterungen: Werden in der BLIF Datei lokale Funktionen (als extrahierte Teilausdrücke) erzeugt, so werden lokale Signale mit den Funktionsnamen

3. HW/SW Co-Synthese




Abb. 3.6.: Logikminimierung


im Hardwaremodul deklariert. In dem rücktransformierten Hardwaremodul wurde das Signal `A_OR_B` als `inputoutput` deklariert, da es innerhalb des Hardwaremoduls gelesen wird. Das Lesen eines Ausgangssignals ist zwar in Esterel erlaubt, in VHDL jedoch nicht. Das Signal wird daher auf diese Art und Weise markiert, um es bei der Softwaresynthese gesondert identifizieren zu können.

3.5. Software- und Hardwaresynthese

3.5.1. Softwaresynthese

Zur Ausführung des Softwaremoduls auf dem KEP muss dieses zunächst wie andere ESTEREL Programme mit dem Esterel2KASM Compiler [23] von ESTEREL nach KEP Assembler Code (KASM) übersetzt werden. Der KEP Assembler Compiler generiert danach aus dem KASM den maschinenlesbaren Operationscode.

Durch die Partitionierung gehen jedoch Informationen, die der Esterel2KASM



3. HW/SW Co-Synthese

Compiler zur Berechnung von Abhängigkeiten zwischen Threads benötigt, verloren. Dies soll mit Hilfe des in Abbildung 3.7 gezeigten Beispiels erläutert werden. Das Programm `missing_deps` besteht aus zwei Threads. Im ersten Thread wird das lokale Signal `A` emittiert, wenn das Eingangssignal `SET_A` in der ersten Instanz `present` ist. In dem parallelen Thread wird in der ersten Instanz der Status der Signal Expression `A or B` getestet und für den `present` Fall das Ausgangssignal `O` emittiert. Das Statement `emit A` im ersten Thread ist ein sog. *Writer* von `A`, `present A or B then ...` ist ein sog. *Reader* von `A`. Ein *Writer* eines Signals muss vor dem *Reader* ausgeführt werden, was bei der Berechnung des statischen Scheduling berücksichtigt werden muss. In Abbildung 3.7 Mitte oben ist der zum Programm korrespondierende Concurrent KEP Assembler Graph (CKAG) dargestellt, auf dessen Basis der Esterel2KASM Compiler das Scheduling berechnet. Die gestrichelte Kante stellt die Abhängigkeit des `present` Knotens von dem `emit` Knoten dar. Der KEP führt bei gleicher Priorität den Thread mit der höchsten ThreadID zuerst aus, anderenfalls den Thread mit der höchsten Priorität. In dem Beispiel hat Thread 1 die Priorität 2 und Thread 2 die Priorität 1. Der erste Thread wird also vor dem zweiten ausgeführt.

Bei der HW/SW Co-Synthese wird die Signal Expression `A or B` durch das Hilfssignal `A_OR_B` ersetzt. Das Hilfssignal wird innerhalb des mit dem KEP verknüpften Logikblocks berechnet. Dem Esterel2KASM Compiler fehlt die Information, dass `A_OR_B` von `A` abhängt, d.h. dass `present A_OR_B then ...` *Reader* von `A`, bzw. dass `emit A` *Writer* von `A_OR_B` ist. Abbildung 3.7 Mitte unten zeigt den zum SW Modul korrespondierenden CKAG, der keine Abhängigkeit zwischen den Threads enthält. Das Scheduling kann nun nicht mehr korrekt berechnet werden, es resultiert der in Abbildung 3.7 rechts unten gezeigte KASM Code, der für Thread 1 und 2 die gleiche Priorität aufweist. Der Thread mit der höheren ThreadID, also Thread 2 wird nun fälschlicherweise zuerst ausgeführt.

Um das Scheduling trotzdem korrekt berechnen zu können, müssen die fehlenden Abhängigkeiten im CKAG) ergänzt werden. Dazu werden die Abhängigkeiten der Hilfssignale während der Transformation in eine Datei geschrieben, die vom Esterel2KASM Compiler zur Rekonstruktion der fehlenden Abhängigkeiten eingelesen wird. Abbildung 3.8 zeigt den CKAG mit den rekonstruierten Abhängigkeiten und den korrekten KASM Code.

3.5.2. Hardwaresynthese

Prinzipiell könnte man mit Hilfe des CEC den ESTEREL Code jedes Hardwaremoduls in eine Hardwarebeschreibung synthetisieren. Dabei würde zunächst ein endlicher Automat aus den Modulen erzeugt werden, der dann in Hardware synthetisiert werden würde. Der dabei entstehende Overhead für die Implementierung des Automaten wäre jedoch viel zu groß. Stattdessen genügt es, aus den Expressions ein einfaches Schaltnetz zu erzeugen, über das die Hilfssignale berechnet werden. Die Implementierung wird anhand des Beispiels aus der Übersichtsgrafik in Abbildung 3.1 beschrieben, das der Übersichtlichkeit halber in Abbildung 3.9 noch einmal abgebildet ist.




Abb. 3.8.: CKAG des SW Moduls mit rekonstruierter Abhängigkeit zwischen den Threads und resultierender KASM Code mit korrektem Scheduling




Abb. 3.9.: Hardwaresynthese

3. HW/SW Co-Synthese

Zunächst einmal ist festzustellen, dass aus den zwei Hardwaremodulen ein einziger Logikblock erzeugt werden kann. Im Gegensatz zur ESTEREL-Ebene gibt es auf KEP-Ebene keine semantischen Probleme mit lokalen Signalen, da Schnittstellensignale und lokale Signale im KEP in der gleichen Datenstruktur repräsentiert sind. Da alle Symbolnamen im Programm global eindeutig sind (was als Vorbedingung zur Transformation gefordert war und die neu eingeführten Hilfssignale ebenfalls eindeutig benannt wurden), sind alle Signale eindeutig adressierbar.

Die Anweisungen zum Einbinden von Bibliotheken sind vor der Deklaration einer neuen Entwurfseinheit obligatorisch. Der Name der `entity` bildet sich aus dem Originalnamen des Programms.

Alle Interfacesignale der Logikblöcke werden in der `port`-Deklaration der neuen Entwurfseinheit deklariert. Die Signale `A`, `B` und `C` werden vom Typ `std_logic` als Eingang deklariert, da sie als *pure signals* nur einen Statuswert besitzen. Das Signal `A_OR_B_AND_C` wird analog als Ausgang deklariert. Die booleschen Signale `D`, `E` und `F` besitzen zusätzlich zu ihrem Status einen Signalwert. Sie werden vom Typ `standard_logic_vector(1 downto 0)` als Eingang mit zwei Bit Breite deklariert. Bit 0 trägt den Statuswert und Bit 1 den booleschen Wert. Das Ausgangssignal `D_OR_E_AND_F` wird analog als Ausgang deklariert.

In der anschließenden Verhaltensimplementierung wird ein einfaches Schaltnetz beschrieben. Das Statement `every immediate SigExp do emit AuxSig end` implementiert eine permanente Statuszuweisung des Ergebnisses der Signal Expression `SigExp` an das Hilfssignal `AuxSig`. Stark vereinfacht kann dies in VHDL als schlichte Signalzuweisung `AuxSig <= SigExp` implementiert werden. Dabei ist auf eine vollständige Klammerung der Signal Expression zu achten, da `and` und `or` in VHDL die gleiche Präzedenz haben. In dem Beispiel ergibt sich für `every immediate [A or (B and C)] do emit A_OR_B_AND_C end` die Signalzuweisung `A_OR_B_AND_C <= (A or B) and C`. Eine `sustain AuxSig(ValExpr)` Anweisung emittiert in jeder Instanz das Signal `AuxSig` mit dem Wert der Expression `ValExpr`. Stark vereinfacht ergibt sich in VHDL die Signalzuweisung `AuxSig(1) <= ValExpr`. Der Wert jedes Signals in `ValExpr` wird über den Index 1 indiziert. Es ist ebenfalls auf eine vollständige Klammerung zu achten. In dem Beispiel ergibt sich für `sustain D_OR_E_AND_F(?D or ?E and ?F)` in VHDL die Signalzuweisung `D_OR_E_AND_F(1) <= D(1) or (E(1) and F(1))`.

Im Falle einer mehrstufigen Logikminimierung eingeführte lokale Signale werden in der VHDL Architekturbeschreibung ebenfalls als lokale Signale deklariert.

3.6. Schnittstelle zwischen Logikblock und KEP

Der bei der Co-Synthese generierte Logikblock ist als einfaches Schaltnetz implementiert. Bei der Verknüpfung mit dem KEP muss von außen sicher gestellt werden, dass alle Eingänge des Logikblocks korrekt belegt sind und dass dem KEP die Ausgänge wieder zugänglich gemacht werden. Alle Daten für lokale und Interfacesignale werden in bestimmten Hardwarestrukturen innerhalb des Interfaceblocks des KEP gespei-




Abb. 3.10.: Schematische Darstellung des erweiterten Interfaceblocks des KEP ohne **pre**-Unterstützung mit angeschlossenem Logikblock

chert. Im Folgenden wird zunächst der Aufbau des Interfaceblocks beschrieben und anschließend notwendige Erweiterungen für eine Verknüpfung mit dem Logikblock vorgestellt.

Abhängig von seiner Konfiguration unterstützt der KEP eine feste maximale Anzahl von n Signalen. Die Statuswerte von lokalen und Ausgangssignalen werden in dem n Bit weiten *SinoutReg* Register gespeichert. Je nach Konfiguration des KEP werden zusätzlich die Statuswerte der vorigen Instanz im *preSinoutReg* vorgehalten. Die Speicherung der Signalwerte erfolgt in einem Dual-Port Block RAM mit 32 Bit Datenwortbreite. Die Schnittstelle zur Umgebung ist folgendermaßen aufgebaut: Über den n Bit weiten bidirektionalen Datenbus *Sinout* kann lesend auf die Statuswerte zugegriffen werden bzw. der Signalstatus von Eingangssignalen gesetzt werden. Die Richtung des Busses wird über die Eingangsleitung *SDir* gesteuert. Im Gegensatz zu den Statuswerten kann auf die 32 Bit weiten Signalwerte nicht parallel zugegriffen werden, da dies einen enormen Hardwarebedarf zur Folge hätte. Für den sequenziellen Zugriff auf den RAM steht ein bidirektionaler 32 Bit weiter Datenbus *SDat*, eine Adressleitung *SDatID*, eine Taktleitung *SDatClk* und eine Leitung zur Initiierung des Schreibvorgangs *SDatWR* zur Verfügung. Die Umwelt erhält nur zwischen zwei Ticks Zugriff auf die Signaldaten. Während des Assemblierens durch den KEP Assembler Compiler erfolgt eine eindeutige Zuordnung der Signalnamen auf eine Speicheradresse. Sind alle Signalnamen eindeutig gewählt, ist diese Abbildung bijektiv.

Um den Logikblock mit dem Interfaceblock verknüpfen zu können, muss dieser geeignet erweitert werden und die Abbildung von Signalnamen auf Adressen bekannt sein. Eingangs- und Ausgangssignale des Logikblocks sind vom Typ `std_logic` bzw.

3. HW/SW Co-Synthese

`std_logic_vector(1 downto 0)`. Der Typ `std_logic` wird für pure Signals verwendet und der Typ `std_logic_vector(1 downto 0)` für valued Signals. Dabei enthält Bit 0 den Status und Bit 1 den booleschen Wert des Signals. Alle Ausgänge der Logik, die einen Statuswert führen, werden mit dem Eingang des *SinoutReg* verbunden. Das Register übernimmt den Wert am Ende jedes Instruktionszyklus. Der Ausgang des *SinoutReg* wird konjunktiv verknüpft mit dem Datenbus *Sinout* und auf den internen Datenbus *innerSinoutFlag* gelegt. Der Bus ermöglicht damit einen Zugriff auf die Statuswerte aller Signale. Die Statuseingänge des Logikblocks werden mit den entsprechenden Signalleitungen des *innerSinoutFlag* verknüpft. Um auf die booleschen Werte parallel zugreifen zu können, wird das zusätzliche *SDatBoolean* Register eingeführt. In diesem Register wird parallel zum RAM eine Kopie des nullten Bits aller Signale (entspricht bei booleschen Signalen dem booleschen Wert) abgelegt. Auf die Ausgänge des Registers kann wie im *SinoutReg* parallel zugegriffen werden. Die Ein- und Ausgänge des Logikblocks, die einen booleschen Ausdruck berechnen, werden mit den entsprechenden Aus- und Eingängen des *SDatBoolean* Registers verknüpft.

3.6.1. Inkrementelle Entwicklung und Partielle Rekonfiguration

Ein Nachteil dieses Co-Synthese Ansatzes ist, dass für jedes *Esterel* Programm ein individueller Logikblock generiert werden muss. Da der KEP zur Zeit als VHDL Code vorliegt und mit Hilfe eines Synthesewerkzeugs für eine FPGA basierte Zielplattform synthetisiert wird, ist die Flexibilität dieses Ansatzes gewährleistet. Soll nicht der gesamte KEP bei jeder Änderung des Logikblocks neu synthetisiert werden, bietet die Xilinx ISE Entwicklungsumgebung [38] spezielle Designmethoden an:

- Bei der *inkrementellen Entwicklung* [37, Kapitel 3] wird das gesamte Design in unterschiedliche Entwurfseinheiten unterteilt. Diese werden auf oberster Ebene zusammengeführt. In diesem Fall ist nur einmalig eine Synthese des gesamten Designs nötig, anschließend werden nur die Entwurfseinheiten neu synthetisiert, in denen eine Veränderung aufgetreten ist. Voraussetzung für die inkrementelle Synthese ist ein festes Interface zwischen den einzelnen Entwurfseinheiten. Zusätzlich wird für ein inkrementelles Platzieren und Verdrahten (*place and route*) gefordert, dass alle Entwurfseinheiten festen Bereichen auf dem FPGA zugeordnet werden (über *area constraints*), die sich nicht überschneiden dürfen, und dass die Größe der Entwurfseinheiten nur begrenzt variiert.
- Bei der *Partiellen Rekonfiguration* [37, Kapitel 5] ist es auf bestimmten FPGA Typen möglich, nur bestimmte Bereiche des FPGA neu zu konfigurieren. Dies ist sogar im laufenden Betrieb möglich. Die Anforderungen in Bezug auf Interface und Fläche sind jedoch restriktiver, als bei der inkrementellen Entwicklung: Die Fläche eines partiell rekonfigurierbaren Moduls hat immer die volle Bausteinhöhe und die Breite ist ein Vielfaches von 4 Slices. Module können nur auf einer geraden 4 Slice Grenze platziert werden. Die Kommunikation über die Grenzen eines partiell rekonfigurierbaren Moduls hinweg mit anderen partiell rekonfigurierbaren oder statischen Modulen muss über festgelegte, statische

3.6. Schnittstelle zwischen Logikblock und KEP




Abb. 3.11.: Oben: Aufteilung in rekonfigurierbare und statische Module, Unten: Implementierung des Bus Makros (Beide Graphiken aus [37])

Routingressourcen erfolgen, die über sog. Bus-Makros instantiiert werden. Ein Bus-Makro ist ein bereits geroutetes Hard-Makro, das eine feste Routingbrücke zwischen zwei Modulen spezifiziert. Jede Zeile eines partiell rekonfigurierbaren FPGAs (z.B. VirtexII oder VirtexII Pro) besitzt vier sog. TBUF Longlines, über die ein Signal von rechts nach links oder umgekehrt wandern kann. Jede Slice verfügt über zwei Tri-State Buffer (TBUF), über die auf eine der vier Longlines geschrieben werden kann. Das Standard Bus-Makro benutzt acht Tri-State Buffer, so dass pro Zeile vier Bit über eine Modulgrenze hinweg geroutet werden können. Daraus ergibt sich eine Breite von vier Slices pro Bus-Makro.

Die verwendete ISE Entwicklungsumgebung unterstützt jedoch den Designfluss für die partielle Rekonfiguration nur unvollständig; für eine vollständige Unterstützung wären weitere Tools notwendig. Für den inkrementellen Designfluss ist eine Anpassung des KEP Designs nötig, da nur Module auf oberster Ebene getrennt synthetisiert werden können. In einer festen Konfiguration des KEP in Form eines ASIC wäre es

3. HW/SW Co-Synthese

denkbar, diesen mit einem rekonfigurierbaren Logikbaustein (z.B. FPGA, PLA) zu verbinden, oder eine rekonfigurierbare Logik im Design des KEP zu integrieren.

3.7. Implementierung

Die Implementierung der HW/SW Co-Synthese basiert auf dem quelloffenen *Columbia Esterel Compiler* (CEC) [15], der von der *Languages and Compilers Group* um *S.A. Edwards* an der Columbia University entwickelt wurde. Der CEC unterstützt eine Teilmenge von ESTEREL V5 und generiert wahlweise C Code für die Softwaresynthese oder eine Verilog bzw. BLIF Beschreibung eines Schaltkreises. Der CEC ist in C++ programmiert und durch seinen modularen Aufbau einfach zu erweitern. Jeder Verarbeitungsschritt erfolgt durch ein eigenständiges Programm. Die einzelnen Module des CEC repräsentieren ein *Esterel* Programm in einer baumartigen Datenstruktur, dem *Abstract Syntax Tree* (AST). Der *Esterel* Parser und die Klasse AST werden mit Hilfe des Parsergenerators ANTLR automatisch erzeugt. Um auf dem AST zu arbeiten, wird das Visitor Entwurfsmuster benutzt. Dazu muss die abstrakte Klasse *Visitor* geeignet implementiert werden.

Eine Unterstützung des PRE Operators fehlt im CEC; der Operator kann weder geparkt werden, noch ist ein entsprechendes Feld im AST vorgesehen. Daher wurde die zugrunde liegende Grammatik um den **pre** Operator erweitert und der AST und der ESTEREL Parser mit Hilfe von ANTLR neu erzeugt. Auf eine weitere Dokumentation wird hier verzichtet, weil es sich um minimale Änderungen in der Grammatik handelt.

Die HW/SW Co-Synthese setzt nach den Schritten *Parsen* (*cec-strlxml*) und *Modulexpansion* (*cec-expandmodules*) an. Die einzelnen Module im- und exportieren den AST als XML Datei.

4. Experimentelle Auswertung

In diesem Kapitel soll quantifiziert werden, welche Auswirkungen sich durch den Co-Syntheseansatz ergeben. Die Vorteile dieses Ansatzes variieren von Programm zu Programm und sind üblicherweise vor allem dort zu erwarten, wo viele komplexe Ausdrücke vorkommen. Daher wurde für die Versuche ein Satz von Programmen als Benchmark ausgewählt, die eine entsprechende Anzahl an komplexen Ausdrücken aufweisen. Programme ohne Signalausdrücke können auf dem KEP bereits effizient ausgeführt werden.

Den Vorteil der Reduktion von Instruktionszyklen pro Tick und einem damit verbundenen verringerten Stromverbrauch oder einer verbesserten WCRT erkaufte man sich mit einem leicht erhöhten Ressourcenverbrauch auf dem KEP und der Ausführungsplattform.

Ein weiterer interessanter Punkt ist die Laufzeit des längsten Pfades im Logikblock. Jedes Schaltnetz hat physikalisch bedingt eine bestimmte Gatterlaufzeit, die mit der Schachtelungstiefe ansteigt. Die Eingangssignale des KEP werden jeweils zu Beginn eines neuen Ticks abgetastet und stehen ab diesem Zeitpunkt auch dem Logikblock zur Verfügung. Die Berechnung des Logikblocks muss zu Beginn des ersten Instruktionszyklus vorliegen, der um einen Systemtakt verzögert nach dem Tick beginnt. Ist der zu ersetzende Ausdruck tief verschachtelt, kann dies in Extremfällen zu einer Verschlechterung der maximalen Taktfrequenz des KEP führen. Dies ist im Normalfall aber nicht zu erwarten und tritt bei den untersuchten Beispielen nicht auf.

Bei den Experimenten werden die folgenden Werte für die normale Ausführung eines Esterel Programms und für den Co-Design Ansatz miteinander verglichen:

- *Ticklänge*: Die „WCRT“, die vom Esterel2KASM Compiler durchgeführt wird, ermittelt analytisch eine konservative obere Schranke für den Wert für `_TICKLEN`. Die „AVE“ und „MAX“ Werte geben die gemessenen Durchschnitts- und Maximalwerte an, die mit automatisch und manuell generierten Testszenerarien als Eingabevektoren ermittelt wurden. Mit Hilfe von *EsterelStudio* [17] lassen sich Testszenerarien für ein ESTEREL Programm automatisch erzeugen. Diese bestehen aus einem oder mehreren Tests, die wiederum für eine oder mehrere Instanzen verschiedene Eingangssignalbelegungen enthalten. Die Testszenerarien werden so erzeugt, dass alle Zustände in dem jeweiligen ESTEREL Programm erreicht werden.
- *Signale*: Diese Spalte gibt an, wie viele Hilfssignale benötigt wurden, um die Expressions zu ersetzen. Die Menge an maximal zur Verfügung stehenden Signalen ist von der Konfiguration des KEP abhängig. Die Leistungsaufnahme

4. Experimentelle Auswertung

steigt mit der in der Konfiguration des KEP unterstützten Anzahl von Signalen und sollte daher möglichst klein gehalten werden. Die Anzahl der für das Co-Design zur Verfügung stehenden Hilfssignale ist also begrenzt.

- *FPGA Ausnutzung:* Für die Logik und insbesondere für die Erweiterung des Interfaces zum KEP steigt die Gesamtgröße des Designs. Für den FPGA als Zielplattform wird die FPGA Ausnutzung durch die Anzahl der belegten Slices und der 4 Input Look Up Tables (LUTs) angegeben.
- *Energieverbrauch:* Die Leistungsaufnahme P des KEP und des Co-Designs wird mit Hilfe des Xilinx WEB Power Tools [36] berechnet, das die Leistungsaufnahme auf Basis des verwendeten FPGA Typs, der verwendeten FPGA Ressourcen und der Taktfrequenz der Logik approximiert. Jeder Instruktionszyklus hat eine Dauer von drei Prozessortakten. Dazu kommt die Zeit zum Lesen und Schreiben der Signale. Der Energieverbrauch pro Tick ergibt sich aus der Leistungsaufnahme P multipliziert mit der Dauer eines Ticks, $T_{tick} = (3V_{TICKLEN} + 2)T_{osc}$. Für die Berechnung der Spitzenleistungsaufnahme P_{peak} wird eine Taktfrequenz der Logik von 40 MHz angenommen. Für die Berechnung der Leistungsaufnahme im unbeschäftigten Zustand P_{idle} , d.h. in der Zeit vom Ende der Abarbeitung der Instruktionen eines Ticks bis zum Start des nachfolgenden Ticks, wird eine Frequenz von 0 MHz angenommen. Die Leistungsaufnahme verringert sich in diesem Fall auf die Ruheleistung des FPGA. „WCRT“ gibt den im Extremfall größten zu erwartenden Wert für den Energieverbrauch pro Tick an, wenn die Ticklänge gleich der WCRT ist. „AVE“ und „MAX“ basieren auf den gemessenen Durchschnitts- und Maximalwerten für die Ticklänge.
- *Delay:* Die Signallaufzeit des längsten Pfades der Logik in Nanosekunden wird mit Hilfe des ISE Entwicklungsumgebung berechnet.

Ausführungsplattform für die Experimente ist ein KEP der bis zu 85 Signale und 60 Threads unterstützt. Der KEP bzw. KEP und Logikblock wurden in allen Experimenten für den Xilinx Virtex II Pro (xc2vp30-6ff896) FPGA synthetisiert und auf diesem ausgeführt. Der KEP in dieser Größe benötigt in etwa ein Drittel der auf dem FPGA vorhandenen Ressourcen.

In den Experimenten werden folgende fünf Benchmarks miteinander verglichen: Das TCINT Programm aus der Estbench [12], zwei azyklische Versionen des Token Ring Arbiters mit 3 und 10 Stationen, das Programm SyntheticExample [28], das einen Filter modelliert und das BACKHOE Programm, welches für die Simulation eines Baggers benutzt wird.

Die Ergebnisse der Experimente sind in Tabelle 4.1 gezeigt. Der Co-Design Ansatz reduziert verglichen mit der normalen Ausführung auf dem KEP sowohl die analytisch berechnete WCRT zwischen 17.6% und 58.9%, als auch die experimentell ermittelten Durchschnitts- und Maximalwerte zwischen 9.8% und 43.7% bzw. zwischen 11.9% bzw. 31.2%.

Andererseits erkaufte man sich die aufgezeigten Vorteile durch einen erhöhten Ressourcenverbrauch in Form von Signalen auf dem KEP und in Form eines erhöhten

Benchmark	Design	Ticklength			Signals		FPGA Utilization		Energy/Tick [μ Ws]			Delay [ns]	
		WCRT	AVE	MAX	In	Out	Local	# slices	# 4 input LUTs	WCRT	AVE		MAX
Tcint	KEP only	155	59	101	19	20	12	5144	7591	9.574	7.237	8.270	-
	Co-Design	115	51	89	19	20	25	5247	7751	7.147	5.591	6.546	5.285
	% Diff	-40	-8	-12		+13		+103	+160	-2.399	-1.646	-1.724	-
Token Ring Arbitrer (3 stations)	% Diff	-25.8	-13.6	-11.9		+25.5		+2.0	+2.1	-25.062	-22.741	-20.849	-
	KEP only	74	51	61	3	3	16	5144	7591	4.592	4.051	4.297	-
	Co-Design	61	46	50	3	3	19	5254	7735	3.820	3.469	3.569	11.852
Token Ring Arbitrer (10 stations)	% Diff	-13	-5	-11		+3		+110	+144	-0.772	-0.582	-0.728	-
	% Diff	-17.6	-9.8	-18.0		+13.6		+2.1	+1.9	-16.806	-14.360	-16.931	-
	KEP only	256	172	201	10	10	51	5144	7591	17.785	13.743	14.457	-
Token Ring Arbitrer (10 stations)	Co-Design	208	148	155	10	10	61	5214	7762	12.943	11.460	11.636	18.850
	% Diff	-48	-24	-46		+10		+70	+171	-2.842	-2.284	-2.821	-
	% Diff	-18.75	-14.0	-22.9		+19.6		+1.4	+2.3	-18.007	-16.616	-19.514	-
Synthetic Example	KEP only	133	94	101	16	7	14	5144	7591	8.221	7.286	7.458	-
	Co-Design	90	77	83	16	7	40	5217	7762	5.624	5.322	5.472	5.774
	% Diff	-43	-17	-18		+26		+73	+170	-2.592	-1.964	-1.986	-
Backhoe	% Diff	-32.3	-18.1	-17.8		+70.2		+1.4	+2.2	-31.591	-26.959	-26.624	-
	KEP only	209	16	32	12	15	3	5144	7591	12.895	8.171	8.565	-
	Co-Design	86	9	22	12	15	5	5254	7734	5.369	3.465	3.790	4.402
Backhoe	% Diff	-123	-7	-10		+2		+110	+143	-7.526	-4.707	-4.775	-
	% Diff	-58.9	-43.7	-31.2		+6.7		+2.1	+1.9	-58.362	-57.599	-55.745	-

Tab. 4.1.: Versuchsergebnisse

4. Experimentelle Auswertung

Hardwareaufwands für den Logikblock und seine Anbindung an den KEP. Der zusätzliche Hardwareaufwand des Co-Designs verglichen mit dem KEP liegt zwischen 1.4% bis 2.1% für die Anzahl der Slices und zwischen 1.9% bis 2.2% für die Anzahl der 4 Input LUTs und fällt damit kaum ins Gewicht. Die Leistungsaufnahme des FPGA im Ruhezustand beträgt für beide Designs $P_{\text{idle}} = 492\text{mW}$ und im beschäftigten Zustand $P_{\text{peak}} = 820\text{mW}$ für den KEP und ca. $P_{\text{peak}} = 827\text{mW}$ für das Co-Design (Werte nicht in der Tabelle ersichtlich). Der zusätzliche Hardwarebedarf hat somit einen zu vernachlässigenden Einfluss auf den Energieverbrauch pro Tick. Hier überwiegen die Einsparungen, die aus der Reduzierung der WCRT, als auch aus der Reduzierung der Durchschnitts- und Maximalwerte für die Ticklänge resultieren. Für den analytisch ermittelten maximalen Energieverbrauch ergeben sich Einsparungen zwischen 16.8% und 58.4%. Im experimentell ermittelten Durchschnitt reduziert sich der Energieverbrauch um 14.3% bis 57.6%.

Signale sind eine begrenzte Ressource; ihre maximale Anzahl hängt von der Konfiguration des KEP ab (hier 85 Signale). In der Praxis würde man eine KEP Konfiguration wählen, die bestmöglich zu der Anwendung passt. Der Signalbedarf steigt je nach Benchmark z.T. erheblich zwischen 6.7% für den BACKHOE-Benchmark und 70.2% für den SyntheticExample-Benchmark. Während bei allen Beispielen von einer statischen KEP Konfiguration ausgegangen wurde, soll für das SyntheticExample sowohl für die reine Softwaresynthese, als auch für das Co-Design eine minimale Konfiguration des KEP für die Berechnung des Energieverbrauchs zugrunde gelegt werden. Der KEP unterstützt in beiden Fällen 12 Threads. Für die Softwaresynthese werden 37 Signale benötigt und für das Co-Design 63. Es wurden folgende Werte Ermittelt:

- *nur KEP*: #slices: 2913, #4 Input LUTs: 4390, Energy/Tick [μWs]: 6,687 (WCRT), 6,199 (AVE), 6,291 (MAX).
- *Co-Design*: #slices: 3174, #4 Input LUTs: 4633, Energy/Tick [μWs]: 4,638 (WCRT), 4,477 (AVE), 4,562 (MAX).

Damit ergibt sich eine Verbesserung des durchschnittlichen Energieverbrauchs um 27,78 % (gegenüber 26,95 % in der festen Konfiguration), da eine Variation der durch die KEP-Konfiguration unterstützten Signale nur minimale Änderungen im Stromverbrauch bewirkt und der Basisstromverbrauch des FPGA sehr hoch ist.

Die höchste Laufzeit für den Logikblock von 18.85 ns wurde für das azyklische Token Ring Arbiter Programm mit zehn Stationen ermittelt. Die Periodendauer eines Systemtaktes ist die Zeit, in der das Berechnungsergebnis des Logikblocks spätestens vorliegen muss. Dies entspricht genau der Dauer zwischen dem Beginn eines neuen Ticks (zu dem alle Eingangssignale gelesen werden) und dem Beginn des ersten Instruktionszyklus. Die Dauer zwischen den einzelnen Instruktionszyklen ist größer/gleich dieser Dauer. Die Periodendauer für eine Taktfrequenz von 40 MHz beträgt 25 ns und liegt damit 6.15 ns über der höchsten ermittelten Laufzeit. Das Ergebnis liegt also für alle getesteten Beispiele rechtzeitig vor. Der Token Ring Arbiter ist

ein bekanntes Beispiel für ein konstruktives ESTEREL Programm, das zyklische Signalabhängigkeiten enthält. Bei der Konvertierung solcher Programme in azyklische entstehen jedoch sehr tief verschachtelte Signalausdrücke; so ergibt sich für dieses Beispiel eine Schachtelung von 30 Gatterebenen. Auch wenn in der Praxis vergleichbare Anwendungen eher selten sind, kann die Laufzeit der Logik in einzelnen Fällen ein limitierender Faktor sein.

Aus den experimentellen Ergebnissen kann man ablesen, dass die Effektivität des Co-Design Ansatzes stark von dem Programm abhängt. Es konnte in allen Fällen eine Verkürzung der WCRT und eine Verringerung des Energieverbrauchs nachgewiesen werden.

4. Experimentelle Auswertung

5. Zusammenfassung

Der KEP ist sehr effizient in der Ausführung von ESTEREL Statements, da diese größtenteils direkt in KEP Assembler Instruktionen abgebildet werden können. Komplexe Expressions, die auf dem KEP in mehrere sequenzielle Instruktionen sequenzialisiert werden müssen, lassen sich sehr effizient in Form von Schaltnetzen in Hardware implementieren. Es wurde ein Ansatz vorgestellt, mit dem sich Expressions aus ESTEREL Programmen extrahieren lassen, ohne dabei die Semantik des Programms zu verändern. Dazu wird das Programm zunächst auf ESTEREL Code Basis in Software- und Hardwarebestandteile zerlegt. Das eigentliche Programm mit den durch Hilfssignale ersetzten Expressions bildet das neue Softwaremodul. Die Hilfssignale werden in einem bzw. mehreren Hardwaremodulen berechnet. Im zweiten Schritt wird aus den Hardwaremodulen eine kombinatorische Logik gebildet, die mit dem KEP verbunden wird. Das Softwaremodul wird nach KEP Assembler übersetzt und auf dem KEP mit Logikblock ausgeführt.

Arithmetische Ausdrücke können nicht effizient in der vorgestellten Weise in Hardware abgebildet werden. Sowohl für die Bereitstellung der Signalwerte, als auch für die Implementierung einzelner Berechnungen würde sich ein enormer Ressourcenverbrauch ergeben.

In den Experimenten konnte nachgewiesen werden, dass für Programme, die komplexe Ausdrücke enthalten, z.T. deutliche Verbesserungen der Ticklänge und des Energieverbrauchs erzielt werden können. Der zu erreichende Vorteil hängt maßgeblich davon ab, an welchen Stellen im Programm die komplexen Ausdrücke auftreten und ob durch ihre Beseitigung der längste Pfad bei der WCRT Analyse verkürzt werden kann. Ein Nachteil Co-Design Ansatzes ist die hohe Zahl von zusätzlich benötigten Hilfssignalen. Hier ist es denkbar, Hilfssignale, die in unterschiedlichen Instanzen auftreten, wiederzubenutzen. Eine andere Möglichkeit besteht darin, bevorzugt lange Ausdrücke oder günstige, gemeinsame Teilausdrücke ausfindig zu machen und nur diese in der Logik zu behandeln. Es ist auch denkbar, mit Hilfe der WCRT Analyse iterativ Ausdrücke in den Instanzen zu ersetzen, die die WCRT maßgeblich negativ beeinflussen.

Synthetisiert man KEP und Logik für die Ausführung auf einem FPGA, ergeben sich im Gegensatz zu den anderen Co-Design Ansätzen keine Nachteile in Bezug auf Flexibilität. Nutzt man inkrementelle Syntheseflüsse, so müssen nur geänderte Module neu synthetisiert werden. Nutzt man die Möglichkeit vieler FPGAs zur partiellen Rekonfiguration, lässt sich gezielt der Logikblock überschreiben. FPGAs werden jedoch eher im Entwicklungsprozess eingesetzt; in der Praxis wird der KEP in einer statischen Form z.B. als ASIC vorliegen. Um das Co-Design auch hier nutzen zu können, ist es denkbar, den KEP mit einer vorgeschalteten rekonfigurierbaren

5. Zusammenfassung

Logik in Form eines PLA oder eines kleinen FPGA zu kombinieren. Eine andere Möglichkeit besteht darin, im KEP selbst eine rekonfigurierbare Logik einzubetten, die z.B. über bestimmte Leitungen oder Instruktionen konfigurierbar ist.

6. Literaturverzeichnis

- [1] Charles André. SyncCharts: A Visual Representation of Reactive Behaviors. Technical Report RR 95–52, rev. RR (96–56), I3S, Sophia-Antipolis, France, Rev. April 1996. <http://www.i3s.unice.fr/~andre/CAPublis/SYNCCHARTS/SyncCharts.pdf>.
- [2] Felice Balarin, Paolo Giusto, Attila Jurecska, Claudio Passerone, Ellen M. Sentovich, Bassam Tabbara, Massimiliano Chiodo, Harry Hsieh, Luciono Lavagno, Alberto Sangiovanni-Vincentelli, and Kei Suzuki. *Hardware-Software Co-Design of Embedded Systems, The POLIS Approach*. Kluwer Academic Publishers, April 1997.
- [3] Felice Balarin, Yosinori Watanabe, Harry Hsieh, Luciano Lavagno, Claudio Passerone, and Alberto L. Sangiovanni-Vincentelli. Metropolis: an integrated electronic system design environment. *IEEE Computer*, 36(4):45–52, April 2003.
- [4] Albert Benveniste, Paul Caspi, Stephen A. Edwards, Nicolas Halbwachs, Paul Le Guernic, and Robert de Simone. The Synchronous Languages Twelve Years Later. In *Proceedings of the IEEE, Special Issue on Embedded Systems*, volume 91, pages 64–83, January 2003.
- [5] Gérard Berry. Esterel on Hardware. *Philosophical Transactions of the Royal Society of London*, 339:87–104, 1992.
- [6] Gérard Berry. *The Constructive Semantics of Pure Esterel*. Draft Book, 1999.
- [7] Gérard Berry. *The Esterel v5 Language Primer, Version v5_91*. Centre de Mathématiques Appliquées Ecole des Mines and INRIA, 06565 Sophia-Antipolis, 2000.
- [8] Gérard Berry and Georges Gonthier. The Esterel Synchronous Programming Language: Design, Semantics, Implementation. *Science of Computer Programming*, 19(2):87–152, 1992.
- [9] Marian Boldt, Claus Traulsen, and Reinhard von Hanxleden. Worst case reaction time analysis of concurrent reactive programs. In *Proceedings of the Workshop on Model-driven High-level Programming of Embedded Systems (SLA++P07)*, Braga, Portugal, March 2007.
- [10] R.K. Brayton, G.D. Hachtel, , and A.L. Sangiovanni-Vincentelli. *Logic Minimization Algorithms for VLSI Synthesis*. The Kluwer International Series in Engineering and Computer Science, Kluwer Academic Publishers, 1984.

6. Literaturverzeichnis

- [11] Randal E. Bryant. Graph-based algorithms for boolean function manipulation. *IEEE Transactions on Computers*, C-35(8):677–691, 1986.
- [12] Estbench Esterel Benchmark Suite. <http://www1.cs.columbia.edu/~sedwards/software/estbench-1.0.tar.gz>.
- [13] C.M.Edmund Chow, Joyce S.Y.Tong, M.W.Sajeewa Dayaratne, Partha S Roop, and Zoran Salcic. RePIC - A New Processor Architecture Supporting Direct Esterel Execution. School of Engineering Report No. 612, University of Auckland, 2004.
- [14] M. W. Sajeewa Dayaratne, Partha S. Roop, and Zoran Salcic. Direct Execution of Esterel Using Reactive Microprocessors. In *Proceedings of Synchronous Languages, Applications, and Programming (SLAP)*, April 2005.
- [15] Stephen A. Edwards. CEC: The Columbia Esterel Compiler. <http://www1.cs.columbia.edu/~sedwards/cec/>.
- [16] Stephen A. Edwards. Compiling Esterel into Sequential Code. In *Proceedings of the 7th International Workshop on Hardware/Software Codesign (CODES 99)*, May 1999.
- [17] Esterel Technologies. Esterel studio. <http://www.esterel-technologies.com/products/esterel-studio/overview.html>.
- [18] Esterel.org. Esterel history. <http://www-sop.inria.fr/esterel.org/Html/History/History.htm>.
- [19] Sascha Gädtke, Xin Li, Marian Boldt, and Reinhard von Hanxleden. HW/SW Co-Design for a Reactive Processor. In *Proceedings of the Student Poster Session at the ACM SIGPLAN/SIGBED Conference on Languages, Compilers, and Tools for Embedded Systems (LCTES'06)*, Ottawa, Canada, June 2006.
- [20] Sascha Gädtke, Claus Traulsen, and Reinhard von Hanxleden. Hw/sw co-design for reactive processing. Submitted.
- [21] Paul Le Guernic, Thierry Goutier, Michel Le Borgne, and Claude Le Maire. Programming real time applications with SIGNAL. *Proceedings of the IEEE*, 79(9), September 1991.
- [22] Nicolas Halbwachs, Paul Caspi, Pascal Raymond, and Daniel Pilaud. The synchronous data-flow programming language LUSTRE. *Proceedings of the IEEE*, 79(9):1305–1320, September 1991.
- [23] Xin Li, Marian Boldt, and Reinhard von Hanxleden. Mapping Esterel onto a multi-threaded embedded processor. In *Proceedings of the 12th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS'06)*, San Jose, CA, October 21–25 2006.

- [24] Xin Li and Reinhard von Hanxleden. A concurrent reactive Esterel processor based on multi-threading. In *Proceedings of the 21st ACM Symposium on Applied Computing (SAC'06), Special Track Embedded Systems: Applications, Solutions, and Techniques*, Dijon, France, April 23–27 2006.
- [25] Jan Lukoschus. *Removing Cycles in Esterel Programs*. PhD thesis, Christian-Albrechts-Universität Kiel, Department of Computer Science, July 2006. <http://e-diss.uni-kiel.de/tech-fak.html>.
- [26] S. Minato, N. Ishiura, and S. Yajima. Shared binary decision diagram with attributed edges for efficient boolean function manipulation. *Design Automaton Conference*, pages 52–57, 1990.
- [27] Paul Molitor and Christoph Scholl. *Datenstrukturen und effiziente Algorithmen für die Logiksynthese kombinatorischer Schaltungen*. Teubner, Stuttgart, Leipzig, 1999.
- [28] Markus Nilsson. A tool for automatic formal analysis of fault tolerance. Master's thesis, Linköping University, 2005.
- [29] Dumitru Potop-Butucaru and Robert de Simone. *Optimization for faster execution of Esterel programs*, pages 285–315. Kluwer Academic Publishers, Norwell, MA, USA, 2004.
- [30] Jürgen Reichardt and Bernd Schwarz. *VHDL-Synthese*. Oldenbourg Wissenschaftsverlag, München, 2003.
- [31] Z. Salcic, P. S. Roop, M. Biglari-Abhari, and A. Bigdeli. REFLIX: A Processor Core with Native Support for Control Dominated Embedded Applications. *Elsevier Journal of Microprocessors and Microsystems*, 28:13–25, 2004.
- [32] K. Schneider and M. Wenz. A new method for compiling schizophrenic synchronous programs. In *International Conference on Compilers, Architecture, and Synthesis for Embedded Systems (CASES)*, pages 49–58, Atlanta, Georgia, USA, November 2001. ACM.
- [33] Olivier Tardieu and Robert de Simone. Curing schizophrenia by program rewriting in Esterel. In *Proceedings of the Second ACM-IEEE International Conference on Formal Methods and Models for Codesign*, San Diego, CA, USA, 2004.
- [34] University of California, Berkeley. *Berkeley Logic Interchange Format*, 2005. <http://www.cs.uic.edu/~jlillis/courses/cs594/spring05/blif.pdf>.
- [35] Reinhard von Hanxleden. The Kiel Esterel Processor Homepage. <http://www.informatik.uni-kiel.de/rtsys/kep/>.
- [36] Xilinx, Inc. Xilinx virtex-ii pro web power tool version 8.1.01. http://www.xilinx.com/cgi-bin/power_tool/power_Virtex2p.

6. Literaturverzeichnis

- [37] Xilinx, Inc. *Development System Reference Guide*, 2005.
- [38] Xilinx, Inc. *Xilinx ISE 8 Software Manuals and Help - PDF Collection*, 2005.

A. Kommentierter Programmcode

A.1. HW/SW Co-Synthese

A.1.1. Partitionierung des Esterel Programms

Der erste Schritt der HW/SW Co-Synthese ist die Partitionierung des gegebenen Programms auf ESTEREL Codebasis in ein äquivalentes Programm bestehend aus einem Softwaremodul und mehreren Hardwaremodulen. Dabei werden aus dem Originalprogramm Signal- und Datenausdrücke extrahiert und durch ein Hilfssignal ersetzt. Die Hilfssignale werden in den Hardwaremodulen berechnet.

Das Programm *CoDesign-partitioner* erfüllt diese Aufgabe. Es erwartet zwei und einen dritten optionalen Parameter:

1. Den Dateinamen einer AST Datei, die das bereits expandierte *Esterel* Programm enthält
2. Einen Dateinamen für das partitionierte Programm
3. Einen Dateinamen für das partitionierte Programm mit minimierten Hardwaremodulen

Zusätzlich wird eine weitere Datei **_dep* geschrieben. Diese gibt für alle während der Partitionierung erzeugten Hilfssignale an, von welchen Signalen der Ausdruck, den sie ersetzen, abhängt. Diese Datei wird vom Esterel2KASM Compiler benötigt, um während der Übersetzung des Softwaremoduls verloren gegangene Signalabhängigkeiten wiederherzustellen.

In den Dateien `CoDesignDataStructures.{cpp,hpp}` werden Datenstrukturen implementiert, die vom `CoDesignEsterelPrinter` benötigt werden. Die Klasse `ExtSymbolTable` erweitert den `AST::SymbolTable` um zwei nützliche Funktionen. Die Klasse `HWModuleTree` erlaubt es, alle Gültigkeitsbereiche von Signalen in einer Baumstruktur zu repräsentieren. Jeder Knoten enthält u.a. einen Pointer auf die `scope` Anweisung und das zugehörige Hardwaremodul. Die Klasse erlaubt den direkten Zugriff auf den aktuellen Gültigkeitsbereich und auf den hierarchisch niedrigsten Gültigkeitsbereich, in dem alle Symbole einer gegebenen Menge von Symbolen bekannt sind. Letzteres erlaubt es, ein Hilfssignal für einen möglichst großen Gültigkeitsbereich sichtbar zu machen. Dies kann sinnvoll sein, wenn das Programm mehrere äquivalente Ausdrücke enthält.

Die Klassen `CoDesignEsterelPreprocessor` und `CoDesignEsterelPrinter` implementieren die Klasse `AST::Visitor` und sind Modifikationen des `EsterelPrinters`. Mit Hilfe der Klasse `CoDesignEsterelPreprocessor` wird das gegebene Programm

A. Kommentierter Programmcode

vorverarbeitet: Die Namen aller im Programm verwendeten Symbole werden in Großbuchstaben konvertiert und global eindeutig umbenannt. Alle verwendeten Symbole werden in einer Liste im Hilfsobjekt `CoDesignData` gespeichert. Mit Hilfe der Klasse `CoDesignEsterelPrinter` erfolgt die eigentliche Partitionierung.

A.1.2. CoDesign-partitioner.cpp

```

10 #include "IR.hpp"
#include "AST.hpp"
#include "EsterelPrinter.hpp"
#include "CoDesignEsterelPrinter.hpp"
#include "CoDesignEsterelPreprocessor.hpp"
#include "CoDesignDataStructures.hpp"
#include "CoDesignLogicMinimization.hpp"
#include <iostream>
#include <stdlib.h>
#include <fstream>

20 void usage() {
    std::cerr << "Usage: \n";
    std::cerr << "CoDesign-partitioner InputFile (* .exp)\n"
    << "          OutputFile (* .cosyn .str)\n"
    << "          minimized_OutputFile (* .cosyn_min.str)\n";
}
using namespace CoDesign;

20 /* This program reads the AST of the original Esterel program from XML file and performs the
* partitioning in sw- and hw-modules and writes the result as Esterel file. The information on
* which signals the introduced auxiliary signals depend on is written to a *_sw.dep' file.
* This file is read by the Esterel2KEP Compiler in order to restore signal dependencies lost
during
* the partitioning.
* Additionally an optional logic minimization step can be performed. The result is also
written
* to an Esterel file.
*
* @param name of the AST file
* @param name of the partitioned Esterel program
* @param name of the partitioned Esterel program with minimized hw modules
* (this parameter is optional)
*/
int main(int argc, char* argv[])
{
    try {
        if(3 <= argc <= 4) {
            std::string filename(argv[1]);
            std::ifstream infile(argv[1]);
            std::ofstream outfile(argv[2]);
            if(infile) {std::cerr << "Can't open input file\n" << argv[1] << "\n";}
            if(outfile) {std::cerr << "Can't open output file\n" << argv[2] << "\n";}
            IR::XMLstream r(infile);
            IR::Node &n;
            r >> n;
        }
        else if(4 <= argc <= 5) {
            std::string filename(argv[1]);
            std::ifstream infile(argv[1]);
            std::ofstream outfile(argv[2]);
            if(infile) {std::cerr << "Can't open input file\n" << argv[1] << "\n";}
            if(outfile) {std::cerr << "Can't open output file\n" << argv[2] << "\n";}
            IR::XMLstream r(infile);
            IR::Node &n;
            r >> n;
        }
        else if(5 <= argc <= 6) {
            std::string filename(argv[1]);
            std::ifstream infile(argv[1]);
            std::ofstream outfile(argv[2]);
            if(infile) {std::cerr << "Can't open input file\n" << argv[1] << "\n";}
            if(outfile) {std::cerr << "Can't open output file\n" << argv[2] << "\n";}
            IR::XMLstream r(infile);
            IR::Node &n;
            r >> n;
        }
        else {
            std::cerr << "Wrong number of arguments!\n\n";
            usage();
        }
    }
    catch (IR::Error &e) {
        std::cerr << e.s << std::endl;
        exit(-1);
    }
    return 0;
}

```

A.1.3. CoDesignDataStructures.hpp

A. Kommentierter Programmcode

```

10 #ifndef _CODESIGNDATASTRUCTURES_HPP_
11 #define _CODESIGNDATASTRUCTURES_HPP_
12 #include "AST.hpp"
13 #include <iostream>
14 #include <sstream>
15 #include <vector>
16 #include <map>
17
18 using namespace AST;
19 using std::vector;
20 using std::map;
21 using std::string;
22
23 namespace CoDesign {
24
25     /* The class ExtSymbolTable extends the class AST::SymbolTable by two new functions
26     * for adding a complete SymbolTable and for expanding a string with a postfix if one
27     * symbol in the table has the same name
28     */
29     class ExtSymbolTable : public AST::SymbolTable {
30     public:
31         void addSymbols(SymbolTable*);
32         string getUniqueSigName(string);
33     };
34
35     /* This class stores a (HW)Module and the local Signal-/Variable Scope it belongs to
36     */
37     class HWModuleTreeNode {
38     public:
39         HWModuleTreeNode* parent; // Pointer to the parent element
40         vector<HWModuleTreeNode*> children; // Pointer to the child elements
41
42         ScopeStatement* scopeStatement; // Signal- or Variable-scope the module
43         // belongs to
44         Module* hwModule; // HWModule corresponding to the scope
45
46         ParallelStatementList* preFunctions;
47
48         bool hasIntersection(SymbolTable*);
49     };
50
51     /* This class is used for storing a tree of all local signal scopes used in the program
52     * It gives easy access to the current scope that is currently processed by the partitioner
53     * or to the lowest scope in that all signals of an expression are declared
54     */
55     class HWModuleTree {
56     public:
57         int treeSize; // number of nodes in the tree
58         HWModuleTreeNode *currentNode; // the last node entered or set by setCurrentNode()
59         () // vector<HWModuleTreeNode*> hwModules; // vector allows easier iteration through the
60         tree
61
62         HWModuleTreeNode() {
63             treeSize = 0;
64             currentNode = NULL;
65         }
66         // add a child to current node and make it current
67         HWModuleTreeNode* addChild(std::string, ScopeStatement*);
68
69         // Get HWModule in the lowest possible scope-level in which all Symbols are declared
70         HWModuleTreeNode* getLowestNode(SymbolTable*);
71
72         // set the current scope level
73         void setCurrentNode(HWModuleTreeNode *n) {
74             currentNode=n;
75         }
76
77         // get the current scope level
78         HWModuleTreeNode* getCurrentNode() {
79             return currentNode;
80         }
81
82         // returns pointer to the root node
83         HWModuleTreeNode* getRootNode() {
84             return dynamic_cast<HWModuleTreeNode*>(*hwModules.begin());
85         }
86     };
87
88     /* This data structure is used for storing global data during the CoSynthesis process
89     */
90     class CoDesignData {
91     public:
92         Module* swModule; // pointer to the SW-Module
93         HWModuleTree hwModuleTree; // stores several HW-Modules, one for each scope
94         std::string hwModuleNamePrefix;
95
96         Modules convModules; // Pointer to the converted AST
97         ExtSymbolTable *usedSymbols; // stores all symbols used in the estereel program
98         ExtSymbolTable *usedPreSymbols; // stores all auxiliary symbols for pre expressions
99
100         std::stringstream signalDependencies; // stores signal dependencies for the introduced
101         auxiliary // signals
102
103         CoDesignData() {
104             usedSymbols = new ExtSymbolTable();
105             usedPreSymbols = new ExtSymbolTable();
106         }
107     };
108 #endif // _CODESIGNDATASTRUCTURES_HPP_

```

A.1.4. CoDesignDataStructures.cpp

```

#include "CoDesignDataStructures.hpp"
namespace CoDesign {
    // Adds symbols in the given SymbolTable 'source' to 'dest'
    void ExtSymbolTable::addSymbols(SymbolTable *source){
        if (source!=NULL) {
            for(unsigned int x=0;x<source->size():x++){
                AST::Symbol *sym;
                sym = *(source->symbols.begin()+x);
                if (!this->local_contains(sym->name)) {
                    this->enter(sym);
                }
            }
        }
    }
    // Tests if 'name' is unique in 'st'. In this case 'name' is returned,
    // otherwise a postfix, consisting of an underscore and a number, is appended to 'name'.
    string ExtSymbolTable::getUniqueSigName(string name){
        int x=0;
        while(this->local_contains(name+postfix)){
            std::ostringstream s;
            s << "_" << x;
            postfix = s.str();
            x++;
        }
        return name+postfix;
    }
}

/* Returns true if 'st' and the set of Symbols in the scope declaration intersect
*/
bool HModuleTreeNode::hasIntersection(SymbolTable* st){
    SymbolTable* scopeSymbols = scopeStatement->symbols;
    vector<Symbol*>::iterator i = scopeSymbols->symbols.begin();
    for(;i!=scopeSymbols->symbols.end();i++) {
        vector<Symbol*>::iterator j = st->symbols.begin();
        for(;j!=st->symbols.end();j++) {
            if(((Symbol*)(*i))>name.compare(((Symbol*)(*j))>name)==0) return true;
        }
    }
    return false;
}

namespace CoDesign {
    // Adds a new child to the tree
    * @param namePrefix Prefix for the hw-module name
    * @param scope A pointer to the local signal declaration
    * @return Returns a pointer to the new child node
    */
    HModuleTreeNode* HModuleTree::addChild(std::string namePrefix, ScopeStatement* scope){
        HModuleTreeNode* newNode = new HModuleTreeNode();
        std::ostringstream s;
        treesize++;
        s << treesize;
        newNode->hwModule = new Module(new ModuleSymbol(namePrefix+"_hw_" + s.str()));
        newNode->hwModule->constants = new SymbolTable();
        newNode->hwModule->functions = new SymbolTable();
        newNode->hwModule->procedures = new SymbolTable();
        newNode->hwModule->tasks = new SymbolTable();
        newNode->hwModule->types = new SymbolTable();
        newNode->hwModule->variables = new SymbolTable();
        newNode->hwModule->signals = new ExtSymbolTable();
        newNode->hwModule->body = new ParallelStatementList();
        newNode->prefunctions = new ParallelStatementList();
        newNode->scopeStatement = scope;
        newNode->parent = currentNode;
        if(hwModules.size()==0) {
            currentNode = newNode;
        }
        else {
            currentNode->children.push_back(newNode);
            currentNode = newNode;
        }
        hwModules.push_back(newNode);
        return newNode;
    }

    /* Get HModuleTreeNode in the lowest possible level in which all Symbols are declared
    * (This is the Node in the lowest order scope, where the set of used Symbols
    * /in the expression and the set of declared symbols in the scope intersect.)
    */
    HModuleTreeNode* HModuleTree::getLowestNode(SymbolTable* st){
        HModuleTreeNode* node = currentNode;
        while((node != this->getRootNode()) && (!node->hasIntersection(st)))
            node = node->parent;
        return node;
    }
}
}

```

A. Kommentierter Programmcode

A.1.5. CoDesignEstereIPreprocessor.hpp

```
70
10 #ifndef CODESIGNESTERELPREPROCESSOR_HPP_
11 #define CODESIGNESTERELPREPROCESSOR_HPP_
12
13 #include "AST.hpp"
14 #include <iostream>
15 #include <sstream>
16 #include <vector>
17 #include <map>
18 #include <cassert>
19 #include <algorithm>
20 #include "CoDesignDataStructures.hpp"
21
22 using namespace AST;
23 using std::vector;
24 using std::map;
25 using std::string;
26
27 /* This class implements a visitor for the AST, that is used to preprocess the Esterel program
28 before
29 * the CoSynthesis. While traversing through the AST it does the following:
30 * - make all symbol names upper case and unique
31 * - store all found symbols in the CoDesignData datastructure
32 */
33 namespace CoDesign {
34 class CoDesignEstereIPreprocessor : public AST::Visitor {
35     unsigned int indentLevel;
36
37     std::vector<int> precedence;
38     std::map<string, int> level;
39     std::map<string, int> unaryLevel;
40
41     public:
42     CoDesignData* cosynData;
43
44     CoDesignEstereIPreprocessor(CoDesignData*);
45     virtual ~CoDesignEstereIPreprocessor() {
46     }
47
48     using Visitor::visit; // Bring the Visitor's visit method into scope
49
50     void process(ASTNode* n) { assert(n); n->welcome(*this); }
51     void statement(Statement *);
52     void expression(Expression *);
53     void sigExpression(Expression *);
54
55     static const int sequentialPrecedence = 2;
56     static const int parallelPrecedence = 1;
57
58     bool push_precedence(int);
59     void pop_precedence();
60     Status visit(ModuleSymbol&);
61
62     Status visit(VariableSymbol&);
63     Status visit(BuiltinConstantSymbol&);
64     Status visit(BuiltinSignalSymbol&);
65     Status visit(BuiltinTypeSymbol&);
66     Status visit(BuiltinFunctionSymbol&);
67     Status visit(TypeRenaming &);
68     Status visit(ConstantRenaming &);
69     Status visit(FunctionRenaming &);
70     Status visit(ProcedureRenaming &);
71     Status visit(SignalRenaming &);
72     Status visit(PredicatedStatement &);
73     Status visit(TaskCall &);
74
75     Status visit(Module&);
76     Status visit(Exclusion&);
77     Status visit(Impllication&);
78     Status visit(Modules&);
79     Status visit(SymbolTable&);
80
81     Status visit(TypeSymbol&);
82     Status visit(ConstantSymbol&);
83     Status visit(SignalSymbol&);
84     Status visit(FunctionSymbol&);
85     Status visit(ProcedureSymbol&);
86     Status visit(TaskSymbol&);
87
88     Status visit(StatementList&);
89     Status visit(ParallelStatementList&);
90
91     Status visit(Nothing&);
92     Status visit(Pause&);
93     Status visit(Halt&);
94     Status visit(Limit&);
95     Status visit(Sustain&);
96     Status visit(Assign&);
97     Status visit(StartCounter&);
98     Status visit(ProcedureCall&);
99     Status visit(Exec&);
100    Status visit(Present&);
101    Status visit(If&);
102    Status visit(Loop&);
103    Status visit(Repeat&);
104    Status visit(Abort&);
105    Status visit(Await&);
106    Status visit(LoopEach&);
107    Status visit(Every&);
108    Status visit(Suspend&);
109    Status visit(Dowatching&);
110    Status visit(Dowatch&);
111    Status visit(Trap&);
112    Status visit(Exit&);
113    Status visit(Var&);

```

```

110
Status visit(Signal&);
Status visit(Run&);

Status visit(UnaryOp&);
Status visit(BinaryOp&);
Status visit(LoadVariableExpression&);
Status visit(LoadSignalExpression&);
Status visit(LoadSignalValueExpression&);
Status visit(Literal&);
Status visit(FunctionCall&);
Status visit(Delay&);

120
Status visit(CheckCounter&);
Status visit(IfThenElse&);

void indent() { indentlevel += 2; }
void unindent() { indentlevel -= 2; }
};
}
#endif /*CODESIGNESTERELPREPROCESSOR_HPP_*/

```

A.1.6. CoDesignEstereIPreprocessor.cpp

A. Kommentierter Programmcode

```

#include "CoDesignEstereIPreprocessor.hpp"
#include <cassert>

namespace CoDesign {
  CoDesignEstereIPreprocessor::CoDesignEstereIPreprocessor(CoDesignData* csd) :
    indentLevel(0), cosyndata(csd) {
    precedence.push_back(0);

    10 level["or"] = 1;
    level["and"] = 2;
    unaryLevel["not"] = 3;
    unaryLevel["pre"] = 3;

    level["="] = 4;
    level["<>"] = 4;
    level["<"] = 4;
    level[">"] = 4;
    level["<="] = 4;
    level[">="] = 4;

    20 level["+"] = 5;
    level["-"] = 6;

    level["*"] = 7;
    level["/"] = 8;
    level["mod"] = 8;

    unaryLevel["-"] = 9;
    30 }

void CoDesignEstereIPreprocessor::statement(Statement *s) {
  assert(s);
  s->welcome(*this);
}

void CoDesignEstereIPreprocessor::expression(Expression *e) {
  precedence.push_back(0);
  process(e);
  precedence.pop_back();
  40 }

void CoDesignEstereIPreprocessor::sigexpression(Expression *e) {
  precedence.push_back(0);
  process(e);
  precedence.pop_back();
  }

bool CoDesignEstereIPreprocessor::push_precedence(int p) {
  bool needBrackets = (p < precedence.back()) || ((p == level["+"]) ||
    50 ) || (p == level["/"]);
  precedence.push_back(p);
}
}

return needBrackets;
}

void CoDesignEstereIPreprocessor::pop_precedence() {
  precedence.pop_back();
}

Status CoDesignEstereIPreprocessor::visit(ModuleSymbol &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(VariableSymbol &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(TypeRenaming &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(ConstantRenaming &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(FunctionRenaming &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(ProcedureRenaming &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(SignalRenaming &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(PredicatedStatement &) { assert(0); }
Status CoDesignEstereIPreprocessor::visit(TaskCall &) { assert(0); }

Status CoDesignEstereIPreprocessor::visit(BuiltInConstantSymbol &) { return Status(); }
Status CoDesignEstereIPreprocessor::visit(BuiltInSignalSymbol &) { return Status(); }
Status CoDesignEstereIPreprocessor::visit(BuiltInTypeSymbol &) { return Status(); }
Status CoDesignEstereIPreprocessor::visit(BuiltInFunctionSymbol &) { return Status(); }

Status CoDesignEstereIPreprocessor::visit(Module &m) {
  assert(m.symbol);
  // acquire all used global symbols in 'usedSymbols'
  ExtSymbolTable usedSymbols;
  cosyndata->usedSymbols->addSymbols(m.types);
  usedSymbols.addSymbols(m.constants);
  cosyndata->usedSymbols->addSymbols(m.functions);
  cosyndata->usedSymbols->addSymbols(m.procedures);
  cosyndata->usedSymbols->addSymbols(m.tasks);
  usedSymbols.addSymbols(m.signals);
  usedSymbols.addSymbols(m.variables);
  // make symbol names upper case and unique and write them
  // to cosyndata->usedSymbols
  for(unsigned int x=0;x<usedSymbols.size();x++) {
    AST::Symbol *sym;
    std::string symName;
    sym = *(usedSymbols.symbols.begin()+x);
    symName = sym->name;
    std::cerr << symName << "\n";
    transform(symName.begin(), symName.end(), // source
              symName.begin(), // destination
              toupper); // operation
    symName = cosyndata->usedSymbols->getUniqueSymName(symName);
    if(!((sym->name == "tick") || (sym->name == "true") || (sym->name == "false"))) sym
      ->name = symName;
    cosyndata->usedSymbols->enter(sym);
  }
  process(m.body);
  return Status();
}
}

```


A. Kommentierter Programmcode

74

```

for ( vector<TaskCall*>::const_iterator i = e.calls.begin() ;
    i != e.calls.end() ; i++) {
    assert(*i);
    assert((*i)->procedure);
    assert((*i)->signal);
    if ((*i)->body) {
        process((*i)->body);
    }
    return Status();
}
220

Status CodeSignSterelPreprocessor::visit(Repeat &r) {
    expression(r.count);
    statement(r.body);
    return Status();
}
280

Status CodeSignSterelPreprocessor::visit(Abort &a) {
    statement(a.body);
    if (a.cases.size() == 1) {
        // Simple abort condition
        PredicatedStatement *ps = a.cases[0];
        assert(ps);
        sigexpression(ps->predicate);
        if (ps->body) {
            statement(ps->body);
        }
    } else {
        // Abort cases
    }
    for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin() ;
        i != a.cases.end() ; i++) {
        assert(*i);
        sigexpression((*i)->predicate);
        if ((*i)->body) {
            process((*i)->body);
        }
    }
    return Status();
}
300

Status CodeSignSterelPreprocessor::visit(Await &a) {
    if (a.cases.size() == 1) {
        // Simple abort condition
        PredicatedStatement *ps = a.cases[0];
        assert(ps);
        sigexpression(ps->predicate);
        if (ps->body) {
            statement(ps->body);
        }
    } else {
    }
    for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin() ;
        i != a.cases.end() ; i++) {
        assert(*i);
        sigexpression((*i)->predicate);
        if ((*i)->body) {
            process((*i)->body);
        }
    }
    return Status();
}
310

Status CodeSignSterelPreprocessor::visit(If &s) {
    vector<PredicatedStatement*>::const_iterator i = s.cases.begin();
    assert(i != s.cases.end());
    expression((*i)->predicate);
    if ((*i)->body) {
        statement((*i)->body);
    }
    for ( i++; i != s.cases.end() ; i++) {
        assert(*i);
        expression((*i)->predicate);
        statement((*i)->body);
    }
    if (s.default_stmt) {
        statement(s.default_stmt);
    }
    return Status();
}
270

```

```

330         process((s.i)->body);
331     }
332 }
333     return Status();
334 }
335 Status CodeSignEstereIPreprocessor::visit(LoopEach &l) {
336     statement(l.body);
337     sigexpression(l.predicate);
338     return Status();
339 }
340 Status CodeSignEstereIPreprocessor::visit(Every &e) {
341     sigexpression(e.predicate);
342     statement(e.body);
343     return Status();
344 }
345 Status CodeSignEstereIPreprocessor::visit(Suspend &s) {
346     statement(s.body);
347     sigexpression(s.predicate);
348     return Status();
349 }
350 Status CodeSignEstereIPreprocessor::visit(DoMatching &d) {
351     statement(d.body);
352     sigexpression(d.predicate);
353     if (d.timeout) {
354         statement(d.timeout);
355     }
356     return Status();
357 }
358 Status CodeSignEstereIPreprocessor::visit(DoUpto &d) {
359     statement(d.body);
360     sigexpression(d.predicate);
361     return Status();
362 }
363 Status CodeSignEstereIPreprocessor::visit(Trap &t) {
364     assert(t.symbols);
365     // make symbol names upper case and unique and write them
366     // to cosyndata->usedSymbols
367     for(unsigned int x=0;x<t.symbols->size();x++) {
368         AST::Symbol *sym;
369         std::string symName;
370         sym = *(t.symbols->symbols.begin()+x);
371         symName = sym->name;
372         transform (symName.begin(), symName.end(), // source
373                  toupper); // destination
374         symName = cosyndata->usedSymbols->getUniqueSigName(symName);
375         sym->name = symName;
376         cosyndata->usedSymbols->enter(sym);
377     }
378     statement(v.body);
379     return Status();
380 }
381 Status CodeSignEstereIPreprocessor::visit(Signal &s) {
382     // make symbol names upper case and unique and write them
383     // to cosyndata->usedSymbols
384     for(unsigned int x=0;x<s.symbols->size();x++) {
385         AST::Symbol *sym;
386         std::string symName;
387         sym = *(s.symbols->symbols.begin()+x);
388         symName = sym->name;
389         transform (symName.begin(), symName.end(), // source
390                  toupper); // destination
391         symName = cosyndata->usedSymbols->getUniqueSigName(symName);
392         sym->name = symName;
393         cosyndata->usedSymbols->enter(sym);
394     }
395 }
396 Status CodeSignEstereIPreprocessor::visit(Exit &e) {
397     assert(e.trap);
398     assert(e.trap->kind == SignalSymbol::Trap);
399     return Status();
400 }
401 Status CodeSignEstereIPreprocessor::visit(Var &v) {
402     // make symbol names upper case and unique and write them
403     // to cosyndata->usedSymbols
404     for(unsigned int x=0;x<v.symbols->size();x++) {
405         AST::Symbol *sym;
406         std::string symName;
407         sym = *(v.symbols->symbols.begin()+x);
408         symName = sym->name;
409         transform (symName.begin(), symName.end(), // source
410                  toupper); // destination
411         symName = cosyndata->usedSymbols->getUniqueSigName(symName);
412         sym->name = symName;
413         cosyndata->usedSymbols->enter(sym);
414     }
415     statement(v.body);
416     return Status();
417 }
418 Status CodeSignEstereIPreprocessor::visit(Signal &s) {
419     // make symbol names upper case and unique and write them
420     // to cosyndata->usedSymbols
421     for(unsigned int x=0;x<s.symbols->size();x++) {
422         AST::Symbol *sym;
423         std::string symName;
424         sym = *(s.symbols->symbols.begin()+x);
425         symName = sym->name;
426         transform (symName.begin(), symName.end(), // source
427                  toupper); // destination
428         symName = cosyndata->usedSymbols->getUniqueSigName(symName);
429         sym->name = symName;
430         cosyndata->usedSymbols->enter(sym);
431     }
432 }

```

A. Kommentierter Programmcode

76

```

440     }
        statement(s.body);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(Run &r) {
        /* The run statement should not appear in the program anymore because
        * it is being expanded before preprocessing.
        */
        return Status();
    }
450     }
    Status CoDesignSterelPreprocessor::visit(UnaryOp &u) {
        assert(unarylevel.find(u.op) != unarylevel.end());
        process(u.source);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(BinaryOp &b) {
        assert(level.find(b.op) != level.end());
        process(b.source1);
        process(b.source2);
        return Status();
    }
460     }
    Status CoDesignSterelPreprocessor::visit(LoadVariableExpression &e) {
        assert(e.variable);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(LoadSignalExpression &e) {
        assert(e.signal);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(LoadSignalValueExpression &e) {
        assert(e.signal);
        return Status();
    }
480     }
    Status CoDesignSterelPreprocessor::visit(Literal &l) {
        assert(l.type);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(FunctionCall &e) {
        assert(e.callee);
        vector<Expression*>::const_iterator i = e.arguments.begin();
        while (i != e.arguments.end()) {
            expression(*i);
            i++;
        }
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(Delay &e) {
        if (e.is_immediate) {
            assert(e.count == NULL);
        } else {
            expression(e.count);
            sigexpression(e.predicate);
            return Status();
        }
    }
    Status CoDesignSterelPreprocessor::visit(CheckCounter &e) {
        assert(e.counter);
        expression(e.predicate);
        return Status();
    }
    Status CoDesignSterelPreprocessor::visit(IfThenElse &s) {
        expression(s.predicate);
        if (s.then_part) {
            statement(s.then_part);
        }
        if (s.else_part) {
            statement(s.else_part);
        }
        return Status();
    }
490     }
500     }
510     }
520     }

```

A.1.7. CoDesignEsterePrinter.hpp

```

10 //line 27 "EsterePrinter.nw"
    #ifndef _CODESIGN_ESTEREL_PRINTER_HPP
    #define _CODESIGN_ESTEREL_PRINTER_HPP

    #include "AST.hpp"
    #include <iostream>
    #include <vector>
    #include <map>
    #include <sstream>
10 #include "CoDesignEsterePreprocessor.hpp"
    #include "CoDesignDataStructures.hpp"
    #include <algorithm>

    using namespace AST;

    namespace CoDesign {
    class CoDesignEsterePrinter : public Visitor {
    std::ostream &o;
    unsigned int indentLevel;

    std::vector<int> precedence;
    std::map<string, int> level;
    std::map<string, int> unaryLevel;

    CoDesignData* cosyndata; // //
    Statement** currentNode; // // Pointer to the current statement in the AST
    public:
    /* @param ostream Output stream for pretty printing the converted program
    * @param CoDesignData
    */
    CoDesignEsterePrinter(std::ostream &, CoDesignData*);
    virtual ~CoDesignEsterePrinter() {}

    using Visitor::visit; // Bring the Visitor's visit method into scope

    // Member functions are commented in the .cpp file
    void process(ASTNode* n) { assert(n); n->welcome(*this); }
    void statement(Statement *);
    void getUsedSymbols(AST::Expressions*, SymbolTable&);
    Expression* getDelayExp(Expression*);
    StatementList* decomposeExpression(Expression*, Expression**);
    void expression(Expression *, Expression **);
    void sigExpression(Expression *, Expression **);
    string getCompoundSigName(Expression *);
    string getUniqueSigName(string, SymbolTable*);

    Expression* applyPre(Expression*, bool);
    void substPre(Expression*, Expression**);

    static const int sequentialPrecedence = 2;
    static const int parallelPrecedence = 1;
20
30
40
50
60
70
80
90
100
    bool push_precedence(int);
    void pop_precedence();

    Status visit(ModuleSymbol&);
    Status visit(VariableSymbol&);
    Status visit(BuiltInConstantSymbol&);
    Status visit(BuiltInSignalSymbol&);
    Status visit(BuiltInTypeSymbol&);
    Status visit(BuiltInFunctionSymbol&);
    Status visit(TypeRenaming &);
    Status visit(ConstantRenaming &);
    Status visit(FunctionRenaming &);
    Status visit(ProcedureRenaming &);
    Status visit(SignalRenaming &);
    Status visit(PredicatedStatement &);
    Status visit(TaskCall &);

    Status visit(Module&);
    Status visit(Exclusion&);
    Status visit(Implification&);
    Status visit(Modules&);
    Status visit(SymbolTable&);

    Status visit(TypeSymbol&);
    Status visit(ConstantsSymbol&);
    Status visit(SignalSymbol&);
    Status visit(FunctionSymbol&);
    Status visit(ProceduresSymbol&);
    Status visit(TaskSymbol&);

    Status visit(StatementList&);
    Status visit(ParallelStatementList&);

    Status visit(Nothing&);
    Status visit(Pause&);
    Status visit(Halt&);
    Status visit(Limit&);
    Status visit(Sustain&);
    Status visit(Assign&);
    Status visit(StartCounter&);
    Status visit(ProcedureCall&);
    Status visit(Exec&);
    Status visit(If&);
    Status visit(Loop&);
    Status visit(Repeat&);
    Status visit(Abort&);
    Status visit(Await&);
    Status visit(LoopEach&);
    Status visit(Every&);
    Status visit(Suspend&);

```

A. Kommentierter Programmcode

```
110
Status visit(DoWatching&);
Status visit(DoUptoe&);
Status visit(Trap&);
Status visit(Exit&);
Status visit(Var&);
Status visit(Signal&);
Status visit(Run&);

Status visit(UnaryOp&);
Status visit(BinaryOp&);
Status visit(LoadVariableExpression&);
Status visit(LoadSignalExpression&);
Status visit(LoadSignalValueExpression&);
Status visit(Literal&);

120
Status visit(FunctionCall&);
Status visit(Delay&);
Status visit(CheckCounter&);

Status visit(IfThenElse&);

void indent() { indentLevel += 2; }
void unindent() { indentLevel -= 2; }
void tab() { for (unsigned int i = 0; i < indentLevel; i++) o << ' '; }
};
}
130 #endif
```

A.1.8. CoDesignEsterePrinter.cpp

```

#include "CoDesignEsterePrinter.hpp"
#include "EsterePrinter.hpp"
#include <cassert>

namespace CoDesign {
    CoDesignEsterePrinter::CoDesignEsterePrinter(std::ostream &os, CoDesignData* csd) : o(os),
        indentLevel(0),
        precedence.push_back(0),
        cosyndata->convModules=Modules(),
        cosyndata(csd) {}

    level["or"] = 1;
    level["and"] = 2;
    unaryLevel["not"] = 3;
    unaryLevel["pre"] = 3;
    level["="] = 4;
    level["<"] = 4;
    level["<="] = 4;
    level[">"] = 4;
    level[">="] = 4;
    level["+"] = 5;
    level["-"] = 6;
    level["*"] = 7;
    level["/"] = 8;
    level["mod"] = 8;
    unaryLevel["-"] = 9;
}

void CoDesignEsterePrinter::statement(Statement *s) {
    assert(s);
    s->welcome(*this);
}

/* Gets all used SignalSymbols in Expression 'e' and stores them in 'usedSymbols'
 * by recursing over the Expression 'e'
 */
void CoDesignEsterePrinter::getUsedSymbols(AST::Expression* e, SymbolTable &usedSymbols){
    if (dynamic_cast<AST::LoadSignalExpression*>(e)) {
        AST::SignalSymbol* sig = dynamic_cast<AST::LoadSignalExpression*>(e)->signal;
        if (!usedSymbols.local_contains(sig->name)) {
            usedSymbols.enter(sig);
        }
    }
    if (dynamic_cast<AST::LoadSignalValueExpression*>(e)) {
        AST::SignalSymbol* sig = dynamic_cast<AST::LoadSignalValueExpression*>(e)->signal;
        if (!usedSymbols.local_contains(sig->name)) {
            usedSymbols.enter(sig);
        }
    }
}

}

if (dynamic_cast<AST::LoadVariableExpression*>(e)) {
    AST::VariableSymbol* Var = dynamic_cast<AST::LoadVariableExpression*>(e)->variable;
    if (!usedSymbols.local_contains(Var->name)) {
        usedSymbols.enter(Var);
    }
}

if (dynamic_cast<AST::BinaryOp*>(e)) {
    getUsedSymbols(dynamic_cast<AST::BinaryOp*>(e)->source1, usedSymbols);
    getUsedSymbols(dynamic_cast<AST::BinaryOp*>(e)->source2, usedSymbols);
}

if (dynamic_cast<AST::UnaryOp*>(e)) {
    getUsedSymbols(dynamic_cast<AST::UnaryOp*>(e)->source, usedSymbols);
}

/* returns a disjunction term of all SignalSymbols in 'e'
 */
Expression* CoDesignEsterePrinter::getDelayExp(Expression *e){
    Expression* delay=
        new LoadSignalExpression(NULL,
            new SignalSymbol("tick", NULL, AST::SignalSymbol::Input, NULL,
                NULL));
    SymbolTable signalTable;
    getUsedSymbols(e, signalTable);
    for(unsigned int i = 0; i < signalTable.size(); i++) {
        if(i==0) delay = new LoadSignalExpression(NULL, (SignalSymbol*)signalTable.symbols[i]);
        else delay = new BinaryOp(NULL,
            "or",
            delay,
            new LoadSignalExpression(NULL, (SignalSymbol*)signalTable.
                symbols[i]));
    }
    return delay;
}

/* Decomposes the given expression e into boolean and non boolean parts:
 * Boolean variables, function calls with boolean return values and subexpressions that map
 * from
 * (non-boolean, non-boolean) to boolean are replaced by boolean auxiliary signals. A list of
 * emit
 * statements that emit these auxiliary signals with the according value is returned
 * * This is achieved by recursively walking through the expression
 * * @param e Pointer to the expression to be decomposed; the expression must evaluate to
 * boolean!
 * * @param pe Double Pointer used to modify the expression
 * * @return A list of emit statements
 */
}

```


A. Kommentierter Programmcode

```

530
}
/*
* - Substitutes the signal expression e with an auxiliary signal s
* - expand all pre() operators in the expression until they are applied to just one signal
* - substitute all pre(), pre_0() and pre_1() with an auxiliary signal pre_s, pre_0_s and
  pre_1_s
* and declare and calculate these signals within parallel to the scopes body that declares
  S
* - Find the hierarchically lowest scope in that all signals in e are known and declare the
  auxiliary signal s within this scope. Declare in the hw-module correspondig to that
  scope
* all signals used in e as input and s as output
* - Add a new thread to the hw-module that emits s everytime the expression e is present
*/
void CodeSignfesterPrinter::sigExpression(Expression *e, Expression **pe) {
// complex signal expression or not?
if (dynamic_cast<Delay*>(e) || dynamic_cast<LoadSignalExpression*>(e)){
}
} else {
// expand all pre operators and substitute them with auxiliary signals
substPre(pe,pe);
// get new signal name for the evaluated expression
string compSigName = cosydata->usedSymbols->getUniqueSigName(getCompoundSigName(e));
// store all signals used in the expression in st
SymbolTable *st = new SymbolTable();
getUsedSymbols(e,*st);
// get the corresponding signal scope
HMModuleTreeNode* hwm = cosydata->hwModuleTree->getLowestNode(st);
Module* hwModule = hwm->hwModule;
std::vector<Symbol*>::iterator i = st->symbols.begin();
// declare used symbols in the sigExpression as input to the HMModule
// and write signal dependencies
while (i != st->symbols.end()) {
SignalSymbol* s = dynamic_cast<SignalSymbol*>(*i);
if (s->kind != SignalSymbol::Input) {
*i = new SignalSymbol(s->name,s->type,SignalSymbol::Input,s->combine,s->initializer);
}
i++;
}
cosydata->signalDependencies << "u" << s->name << " \n";
}
(ExtSymbolTable* hwModule->signals)->addSymbols(st);
// declare the auxiliary signal as output to the hw-module
SignalSymbol* compHWSig =
new SignalSymbol(compSigName, NULL,AST::SignalSymbol::Output, NULL, NULL);
(hwModule->signals).enter(compHWSig);
cosydata->usedSymbols->enter(compHWSig);
// The hardware module emits the new signal everytime
// the SignalExpression is true
dynamic_cast<ParallelStatementList*>(hwModule->body)
->threads->push_back(new Every(new Emit(compHWSig, NULL), new Delay(NULL, e, NULL, true, NUM0
));
// Substitute the SignalExpression in the software module by
// the newly generated signal
SignalSymbol* compSWSig =
530
new SignalSymbol(compSigName, NULL,AST::SignalSymbol::Local,NULL, NULL);
hwm->scopeStatement->symbols->enter(compSWSig);
*pe = new LoadSignalExpression(NULL, compSWSig);
}
}
bool CodeSignfesterPrinter::push_precedence(int p) {
bool needBrackets = p < precedence.back();
precedence.push_back(p);
return needBrackets;
}
void CodeSignfesterPrinter::pop_precedence() {
precedence.pop_back();
}
Status CodeSignfesterPrinter::visit(ModuleSymbol &) { assert(0); }
Status CodeSignfesterPrinter::visit(VariableSymbol &) { assert(0); }
Status CodeSignfesterPrinter::visit(TypeRenaming &) { assert(0); }
Status CodeSignfesterPrinter::visit(ConstantRenaming &) { assert(0); }
Status CodeSignfesterPrinter::visit(FunctionRenaming &) { assert(0); }
Status CodeSignfesterPrinter::visit(ProcedureRenaming &) { assert(0); }
Status CodeSignfesterPrinter::visit(SignalRenaming &) { assert(0); }
Status CodeSignfesterPrinter::visit(PredicatedStatement &) { assert(0); }
Status CodeSignfesterPrinter::visit(TaskCall &) { assert(0); }
Status CodeSignfesterPrinter::visit(BuiltinConstantSymbol &) { return Status(0); }
Status CodeSignfesterPrinter::visit(BuiltinSignalSymbol &) { return Status(0); }
Status CodeSignfesterPrinter::visit(BuiltinTypeSymbol &) { return Status(0); }
Status CodeSignfesterPrinter::visit(BuiltinFunctionSymbol &) { return Status(0); }
*/
/* Performs the partitioning of the original program into sw- and hw-modules
*/
Status CodeSignfesterPrinter::visit(Module &m) {
assert(m.symbol);
// First create the sw-module as a copy of the original module
cosydata->swModule=new Module(new ModuleSymbol(m.symbol->name+"_sw"));
cosydata->hwModule=new Module(m.symbol->name);
Signal* defaultScope = new Signal();
defaultScope->symbols = new SymbolTable();
cosydata->hwModuleTree.addChild(cosydata->hwModuleNamePrefix,defaultScope);
/* Data Objects */
// functions, procedures, tasks
cosydata->swModule->functions = m.functions;
cosydata->swModule->procedures = m.procedures;
cosydata->swModule->tasks = m.tasks;
// types (must be declared where they are used)
cosydata->swModule->types = m.types;
// constants (must be declared where they are used)
cosydata->swModule->constants = m.constants;
/* Signals, Sensors and Relations */
// the interface signals must be declared in the main (i.e SW-) module
// and where they are used
cosydata->swModule->signals = m.signals;

```

```

// relations (must be declared in the main module)
cosyndata->swModule->relations = m.relations;

/* Body */
// The body of the software module is similar to the original module body.
// Only SignalExpressions will be substituted, every by a new auxiliary signal.
// This auxiliary signal is emitted in the hardware module everytime the
// original expression is true (see sigexpression())
cosyndata->swModule->body = m.body;

// start the partitioning
process(cosyndata->swModule->body);

// Run HW- and SW-Modules parallel to the body of their corresponding signal scopes.
// The newly generated body looks like this:
// trap COSYN_TRAP in
//   run HW-Module
// ||
//   Calculation of auxiliary signals substituting pre operators
// ||
//   original body;
//   exit COSYN_TRAP
// end trap
vector<HWModuleTreeNode*>::iterator i = cosyndata->hwModuleTree.HWModules.begin();
while ( i != cosyndata->hwModuleTree.HWModules.end() ) {
  HWModuleTreeNode* hwModule = (*(HWModuleTreeNode*) (*i));
  if ((dynamic_cast<ParallelStatementList*>(hwModule->body))->threads.size()>0) {
    SignalSymbol* trapSymbol;

    ParallelStatementList *psl = new ParallelStatementList();
    psl->threads.push_back(new Run(HWModule->hwModule->symbol->name, NULL));
    if (hwModule->preFunctions->threads.size()>0) {
      psl->threads.push_back(hwModule->preFunctions);
      trapSymbol =
        new SignalSymbol(cosyndata->usedSymbols->getUniqueSigName("COSYN_TRAP_PRE"),
          NULL,
          SignalSymbol::Trap,
          NULL,
          NULL);
      cosyndata->usedSymbols->enter(trapSymbol);
    }
    else {
      trapSymbol =
        new SignalSymbol(cosyndata->usedSymbols->getUniqueSigName("COSYN_TRAP"),
          NULL,
          SignalSymbol::Trap,
          NULL,
          NULL);
      cosyndata->usedSymbols->enter(trapSymbol);
    }
    Trap* trap = new Trap();
    trap->symbols = new SymbolTable();
    trap->symbols->enter(trapSymbol);
    StatementList* sl = new StatementList();
  }
}

640
650
660
670
680
690

```

```

if(i == cosyndata->hwModuleTree.HWModules.begin()) {
  sl->statements.push_back(Statement*)cosyndata->swModule->body);
  psl->statements.push_back(new Exit(trapSymbol, NULL));
  trap->body = psl;
}
else {
  hwModule->scopeStatement->body = trap;
  cosyndata->swModule->body = hwModule->scopeStatement;
  cosyndata->convModules.add(hwModule->hwModule);
}
else {
  sl->statements.push_back(hwModule->scopeStatement->body);
  psl->statements.push_back(new Exit(trapSymbol, NULL));
  psl->threads.push_back(sl);
  trap->body = psl;
  hwModule->scopeStatement->body = trap;
  cosyndata->convModules.add(hwModule->hwModule);
}
}
}
i++;
}
cosyndata->convModules.add(cosyndata->swModule);
return Status();
}

Status CodesignStereoPrinter::visit(Modules &m) {
  // preprocess the code and get table of used symbols
  vector<Module*>::iterator i = m.modules.begin();
  while ( i != m.modules.end() ) {
    assert(*i);
    process(*i);
    i++;
  }
  // PrettyPrint the converted Esterel code
  AST::StereoPrinter p(o);
  cosyndata->convModules.welcome(p);
  return Status();
}

Status CodesignStereoPrinter::visit(Exclusion& e) {
  return Status();
}

Status CodesignStereoPrinter::visit(Implication& e) {
  return Status();
}

Status CodesignStereoPrinter::visit(SymbolTable &t) {
  for ( SymbolTable::const_iterator i = t.begin(); i != t.end(); i++) {
    process(*i);
  }
  return Status();
}
}
}

```

A. Kommentierter Programmcode

```

750 Status CoDesignEsterePrinter::visit(TypeSymbol &s) {
    return Status();
}
Status CoDesignEsterePrinter::visit(ConstantSymbol &s) {
    if (s.initializer) {
        expression(s.initializer, NULL);
    }
    assert(s.type);
    return Status();
}
760 Status CoDesignEsterePrinter::visit(SignalSymbol &s) {
    return Status();
}
Status CoDesignEsterePrinter::visit(Sustain &e) {
    assert(e.signal);
    if (e.value) {
        expression(e.value, &(e.value));
    }
    return Status();
}
820 Status CoDesignEsterePrinter::visit(Assign &a) {
    assert(a.variable);
    assert(a.value);
    expression(a.value, &(a.value));
    return Status();
}
Status CoDesignEsterePrinter::visit(ProcedureCall &c) {
    assert(c.procedure);
    vector<Expression*>::const_iterator j = c.value_args.begin();
    while (j != c.value_args.end()) {
        expression(*j, (Expression**)&(*j));
        j++;
    }
    return Status();
}
830 Status CoDesignEsterePrinter::visit(Exec &e) {
    for ( vector<TaskCall*>::const_iterator i = e.calls.begin();
        i != e.calls.end(); i++) {
        assert(*i);
        vector<VariableSymbol*>::const_iterator k = (*i)->reference_args.begin();
        while (k != (*i)->reference_args.end()) {
            k++;
        }
        vector<Expression*>::const_iterator j = (*i)->value_args.begin();
        while (j != (*i)->value_args.end()) {
            expression(*j, (Expression**)&(*j));
            j++;
        }
        assert((*i)->signal);
        if ((*i)->body) {
            currentNode = (Statement**) &((*i)->body);
            process((*i)->body);
        }
    }
    return Status();
}
840 Status CoDesignEsterePrinter::visit(ParallelStatementList &l) {
    vector<Statement*>::const_iterator i = l.threads.begin();
    while ( i != l.threads.end() ) {
        currentNode = (Statement**) &(*i);
        process(*i);
        i++;
    }
    return Status();
}
850 Status CoDesignEsterePrinter::visit(Nothing &) { return Status(); }
Status CoDesignEsterePrinter::visit(Pause &) { return Status(); }
Status CoDesignEsterePrinter::visit(Halt &) { return Status(); }
Status CoDesignEsterePrinter::visit(Emit &e) {
    assert(e.signal);
    if (e.value) {
        expression(e.value, &(e.value));
    }
}

```

```

860 }
      Status CodeSignfSterelPrinter::visit(Present &p) {
        if (p.cases.size() == 1) {
          PredicatedStatement *ps = p.cases[0];
          assert(ps);
          sigexpression(ps->predicate, &(ps->predicate));
          if (ps->body) {
            currentNode = (Statement*) &(ps->body);
            statement(ps->body);
          }
        } else {
          for (vector<PredicatedStatement*>::const_iterator i = p.cases.begin();
              i != p.cases.end(); i++) {
            assert(*i);
            sigexpression(((*i)->predicate);
            sigexpression(((*i)->predicate, &(((*i)->predicate));
            if ((*i)->body) {
              currentNode = (Statement*) &(((*i)->body);
              process(((*i)->body);
            }
          }
          if (p.default_stmt) {
            currentNode = (Statement*) &(p.default_stmt);
            statement(p.default_stmt);
          }
          return Status();
        }
      }
870 Status CodeSignfSterelPrinter::visit(If &s) {
      vector<PredicatedStatement*>::const_iterator i = s.cases.begin();
      assert(i != s.cases.end());
      expression(((*i)->predicate, &(((*i)->predicate));
      if ((*i)->body) {
        currentNode = (Statement*) &(((*i)->body);
        statement(((*i)->body);
      }
      for ( i++ ; i != s.cases.end() ; i++ ) {
        assert(*i);
        expression(((*i)->predicate, &(((*i)->predicate));
        currentNode = (Statement*) &(((*i)->body);
        statement(((*i)->body);
      }
      if (s.default_stmt) {
        currentNode = (Statement*) &(s.default_stmt);
        statement(s.default_stmt);
      }
      return Status();
    }
900 Status CodeSignfSterelPrinter::visit(Loop &l) {
      currentNode = (Statement*) &(l.body);
      statement(l.body);
      return Status();
    }
910 }
      Status CodeSignfSterelPrinter::visit(Repeat &r) {
        currentNode = (Statement*) &(r.body);
        statement(r.body);
        return Status();
      }
920 }
      Status CodeSignfSterelPrinter::visit(Abort &a) {
        statement(a.body);
        if (a.cases.size() == 1) {
          PredicatedStatement *ps = a.cases[0];
          assert(ps);
          sigexpression(ps->predicate, &(ps->predicate));
          if (ps->body) {
            currentNode = (Statement*) &(ps->body);
            statement(ps->body);
          }
        } else {
          // Abort cases
          for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin();
              i != a.cases.end(); i++ ) {
            tab();
            assert(*i);
            sigexpression(((*i)->predicate, &(((*i)->predicate));
            if ((*i)->body) {
              currentNode = (Statement*) &(((*i)->body);
              process(((*i)->body);
            }
          }
          return Status();
        }
      }
930 Status CodeSignfSterelPrinter::visit(Await &a) {
      if (a.cases.size() == 1) {
        PredicatedStatement *ps = a.cases[0];
        assert(ps);
        sigexpression(ps->predicate, &(ps->predicate));
        if (a.cases.size() == 1) {
          currentNode = (Statement*) &(ps->body);
          statement(ps->body);
        }
        // Simple abort condition
        PredicatedStatement *ps = a.cases[0];
        assert(ps);
        sigexpression(ps->predicate, &(ps->predicate));
        if (ps->body) {
          currentNode = (Statement*) &(ps->body);
          statement(ps->body);
        }
      } else {
        for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin();
            i != a.cases.end(); i++ ) {
          assert(*i);
          sigexpression(((*i)->predicate, &(((*i)->predicate));
          if ((*i)->body) {
            currentNode = (Statement*) &(((*i)->body);
            process(((*i)->body);
          }
        }
        return Status();
      }
940 Status CodeSignfSterelPrinter::visit(Await &a) {
      if (a.cases.size() == 1) {
        // Simple abort condition
        PredicatedStatement *ps = a.cases[0];
        assert(ps);
        sigexpression(ps->predicate, &(ps->predicate));
        if (ps->body) {
          currentNode = (Statement*) &(ps->body);
          statement(ps->body);
        }
      } else {
        for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin();
            i != a.cases.end(); i++ ) {
          assert(*i);
          sigexpression(((*i)->predicate, &(((*i)->predicate));
          if ((*i)->body) {
            currentNode = (Statement*) &(((*i)->body);
            process(((*i)->body);
          }
        }
        return Status();
      }
950 }
      Status CodeSignfSterelPrinter::visit(Loop &l) {
        currentNode = (Statement*) &(l.body);
        statement(l.body);
        return Status();
      }
960 }
      Status CodeSignfSterelPrinter::visit(Repeat &r) {
        currentNode = (Statement*) &(r.body);
        statement(r.body);
        return Status();
      }
970 }

```

A. Kommentierter Programmcode

88

```

}
Status CoDesignSterelPrinter::visit(LoopEach &l) {
    currentNode = (Statement*) &(l.body);
    statement(l.body);
    sigexpression(l.predicate, &(l.predicate));
    return Status();
}

980 Status CoDesignSterelPrinter::visit(Every &e) {
    sigexpression(e.predicate, &(e.predicate));
    currentNode = (Statement*) &(e.body);
    statement(e.body);
    return Status();
}

Status CoDesignSterelPrinter::visit(Suspend &s) {
    currentNode = (Statement*) &(s.body);
    statement(s.body);
    sigexpression(s.predicate, &(s.predicate));
    return Status();
}

990 Status CoDesignSterelPrinter::visit(Dowatching &d) {
    currentNode = (Statement*) &(d.body);
    statement(d.body);
    sigexpression(d.predicate, &(d.predicate));
    if (d.timeout) {
        currentNode = (Statement*) &(d.timeout);
        statement(d.timeout);
    }
    return Status();
}

1000 }

Status CoDesignSterelPrinter::visit(Trap &t) {
    assert(t.symbols);
    SymbolTable::const_iterator i = t.symbols->begin();
    currentNode = (Statement*) &(t.body);
    statement(t.body);
    for (vector<PredicateStatement*>::const_iterator i = t.handlers.begin();
         i != t.handlers.end(); i++) {
        assert(*i);
        expression(*i->predicate, &(*i->predicate));
        currentNode = (Statement*) &((*i->body));
        statement((*i->body));
    }
    return Status();
}

1020 }

Status CoDesignSterelPrinter::visit(Exit &e) {
    assert(e.trap);
    assert(e.trap->kind == SignalSymbol::Trap);
    if (e.value) {
        expression(e.value, &(e.value));
    }
    return Status();
}

1030 }

Status CoDesignSterelPrinter::visit(Var &v) {
    cosyndata->hwModuleTree.addChild(cosyndata->hwModuleNamePrefix, &v);
    currentNode = (Statement*) &(v.body);
    statement(v.body);
    // store the current scope
    cosyndata->hwModuleTree.setCurrentNode(cosyndata->hwModuleTree.getCurrentNode()->parent);
    return Status();
}

1040 }

Status CoDesignSterelPrinter::visit(Signal &s) {
    cosyndata->hwModuleTree.addChild(cosyndata->hwModuleNamePrefix, &s);
    currentNode = (Statement*) &(s.body);
    statement(s.body);
    // store the current scope
    cosyndata->hwModuleTree.setCurrentNode(cosyndata->hwModuleTree.getCurrentNode()->parent);
    return Status();
}

1050 }

Status CoDesignSterelPrinter::visit(Run &r) {
    if ( r.types.size() + r.constants.size() + r.functions.size() +
        r.procedures.size() + r.tasks.size() + r.signals.size() > 0 ) {
        bool more = false;
        if (r.types.size() > 0) {
            vector<TypeRenaming*>::const_iterator i = r.types.begin();
            while (i != r.types.end()) {
                assert(*i);
                i++;
            }
            more = true;
        }
        if (r.constants.size() > 0) {
            vector<ConstantRenaming*>::const_iterator i = r.constants.begin();
            while (i != r.constants.end()) {
                assert(*i);
                expression(*i->new_value, &(*i->new_value));
                i++;
            }
            more = true;
        }
        if (r.functions.size() > 0) {

```

```

vector<FunctionRenaming*>::const_iterator i = r.functions.begin();
while (i != r.functions.end()) {
    assert(*i);
    assert((*i)->new_func);
    i++;
}
more = true;
}
1090

if (r.procedures.size() > 0) {
    vector<ProcedureRenaming*>::const_iterator i = r.procedures.begin();
    while (i != r.procedures.end()) {
        assert(*i);
        assert((*i)->new_proc);
        i++;
    }
    more = true;
}
1100

if (r.tasks.size() > 0) {
    vector<ProcedureRenaming*>::const_iterator i = r.tasks.begin();
    while (i != r.tasks.end()) {
        assert(*i);
        assert((*i)->new_proc);
        i++;
    }
    more = true;
}
1110

if (r.signals.size() > 0) {
    vector<SignalRenaming*>::const_iterator i = r.signals.begin();
    while (i != r.signals.end()) {
        assert(*i);
        assert((*i)->new_sig);
        i++;
    }
}
return Status();
}
1120

Status CoDesignStereoPrinter::visit(UnaryOp &u) {
    assert(unarylevel.find(u.op) != unarylevel.end());
    process(u.source);
    return Status();
}

Status CoDesignStereoPrinter::visit(BinaryOp &b) {
    assert(level.find(b.op) != level.end());
    process(b.source1);
    process(b.source2);
    return Status();
}

Status CoDesignStereoPrinter::visit(LoadVariableExpression &e) {
    assert(e.variable);
}
1130

vector<FunctionRenaming*>::const_iterator i = r.functions.begin();
while (i != r.functions.end()) {
    assert(*i);
    assert((*i)->new_func);
    i++;
}
more = true;
}
return Status();
}
1140

Status CoDesignStereoPrinter::visit(LoadSignalExpression &e) {
    assert(e.signal);
    return Status();
}

Status CoDesignStereoPrinter::visit(LoadSignalValueExpression &e) {
    assert(e.signal);
    return Status();
}

Status CoDesignStereoPrinter::visit(Literal &l) {
    assert(l.type);
    return Status();
}

Status CoDesignStereoPrinter::visit(FunctionCall &e) {
    assert(e.callee);
    vector<Expression*>::const_iterator i = e.arguments.begin();
    while (i != e.arguments.end()) {
        expression(*i, (Expression*&)(*i));
        i++;
    }
    return Status();
}

Status CoDesignStereoPrinter::visit(Delay &e) {
    if (e.is_immediate) {
        assert(e.count == NULL);
    } else {
        expression(e.count, &e.count);
    }
    sigexpression(e.predicate, &(e.predicate));
    return Status();
}

Status CoDesignStereoPrinter::visit(CheckCounter &e) {
    assert(e.counter);
    expression(e.predicate, &(e.predicate));
    return Status();
}

Status CoDesignStereoPrinter::visit(IfThenElse &s) {
    expression(s.predicate, &(s.predicate));
    if (s.then_part) {
        statement(s.then_part);
    }
    if (s.else_part) {
        statement(s.else_part);
    }
    return Status();
}
1150

1160

1170

1180

1190

```

A. *Kommentierter Programmcode*

A.1.9. Zwischenschritt: Logikminimierung

Mit Hilfe der Klasse `MVSIS` lassen sich zweistufige und mehrstufige Logikminimierungsverfahren auf die zu berechnenden Ausdrücke in den Hardwaremodulen anwenden. Die Klasse implementiert dazu keine eigenen Algorithmen zur Logikminimierung, sondern bedient sich des externen Tools `MVSIS`. `MVSIS` unterstützt zur Ein- und Ausgabe von Logikbeschreibungen das `BLIF` Format. Die Funktion `writeBLIF` konvertiert alle in einem Hardwaremodul vorkommenden Ausdrücke in eine `BLIF` Datei. Die Funktion `readBLIF` liest die `BLIF` Datei mit der minimierten Logik wieder ein und konvertiert die Logikbeschreibung zurück nach `ESTEREL`.

A.1.10. CoDesignLogicMinimization.hpp

A. Kommentierter Programmcode

```

10 #ifndef LOGICMINIMIZATION_HPP_
11 #define LOGICMINIMIZATION_HPP_
12 #include "AST.hpp"
13 #include "CoDesignDataStructures.hpp"
14 #include <cmath>
15 namespace LogicMinimization {
16     class SortedSymbolTable : public AST::SymbolTable
17     {
18     public:
19         SortedSymbolTable(){}
20         // enter symbol alphabetically sorted
21         void enter(AST::Symbol *);
22         // returns position in the list
23         int getPos(std::string);
24     };
25
26     /**
27      * An object of this class is thrown if an error occurs during logic minimization
28      */
29     class MWSISerror {
30     public:
31         std::string s;
32         MWSISerror(std::string ss) : s(ss) {}
33     };
34
35     /* Performs a multi-level logic minimization on each hw-module by calling the function "
36        minimize"
37     */
38     class MWSIS
39     {
40     private:
41         // Member functions are commented in the .cpp implementation file
42         bool evaluate(AST::Expression*, SortedSymbolTable&, char* term);
43         void getUsedSymbols(AST::Expression*, SortedSymbolTable&);
44         Expression* getDelayExp(Expression*);
45         int writeOnSet(AST::Expression*, std::ostream&);
46         int writeBlif(Module*, std::string);
47         void readBlif(Module*, std::string);
48     public:
49         MWSIS();
50         void minimize(CoDesign::CoDesignData*, std::string);
51     };
52 #endif

```



```

std::ofstream ofs(file.c_str());
if(ofs) throw MVSISError("MVSISError: Can't open output file : " + file);
ofs << ".model_" << file << ".n";
ofs << ".inputs_";
ofs << ".inputs.str()";
ofs << ".outputs_";
ofs << ".outputs.str()";
ofs << ".n" << truthable.str();
ofs << ".n" << ".end\n";
ofs.flush();
ofs.close();
return 0;
}

void MVSIS::readBlif(Module* m, std::string file) {
std::string line, longline, token;
SortedSymbolTable funcArgs;
AST::SignalSymbol *localSignal, *funcSymbol;
AST::Expression *expression, *term, *var;
AST::LoadVariableExpression *constTrue, *constFalse;
bool isPure = true; // true if function is pure

AST::ParallelStatementList* body = new AST::ParallelStatementList();
AST::Signal *scope = NULL;

// Declare constants true and false
constTrue = new LoadVariableExpression(
    new ConstantSymbol(
        "true",
        new TypeSymbol("boolean"),
        new Literal("1", new TypeSymbol("boolean"))
    ));
constFalse = new LoadVariableExpression(
    new ConstantSymbol(
        "false",
        new TypeSymbol("boolean"),
        new Literal("0", new TypeSymbol("boolean"))
    ));

// open input file
std::ifstream ifs(file.c_str());
if(ifs) throw MVSISError("MVSISError: Can't open input file : " + file);

std::getline(ifs, line, '\n');
// while end of file isn't reached
while((line.compare("end")) != 0 && (line.compare(".e") != 0)) {
// reassemble wrapped lines
while (line[line.size()-1] == '\\') {
    longline = line;
    std::getline(ifs, line, '\n');
    longline.replace(longline.size()-1, longline.size()-1, line);
    line = longline;
}
std::istringstream lineStr(line);
dynamic_cast<AST::SignalSymbol*>(*usedSymbols, symbols.begin()+y) ->name)) {
inputSymbols.enter(dynamic_cast<AST::SignalSymbol*>(*usedSymbols, symbols.begin()+y
));
}
// ... followed by the function name
truthable << dynamic_cast<AST::Emit*>(est->body)->signal->name;
// declare function name as output
outputs << dynamic_cast<AST::Emit*>(est->body)->signal->name << "_";
// write the truthable of the function
truthable << "\n";
if (writeOnSet(e, truthable) == -1) return -1;
}
// if data expression is calculated
else {
sust = dynamic_cast<AST::Sustain*>(psl->threads[X]);
SortedSymbolTable usedSymbols;
AST::Expression *e = sust->value;
getUsedSymbols(e, usedSymbols);
// declare new function ...
truthable << ".names_";
// ... add parameter names beginning with an underscore to identify data expressions
during
// Reading ...
for(unsigned int y=0; y<usedSymbols.size(); y++){
SignalSymbol* argument = dynamic_cast<AST::SignalSymbol*>(*usedSymbols, symbols.begin
()+y);
SignalSymbol* boolArgument =
    new SignalSymbol("_" + argument->name,
                    argument->type,
                    (AST::SignalSymbol::kinds)argument->kind,
                    NULL,
                    NULL);
truthable << boolArgument->name << "_";
if (!inputSymbols.local_contains(boolArgument->name)) {
inputSymbols.enter(boolArgument);
}
}
// ... followed by the function name (also beginning with an underscore)
truthable << " " << sust->signal->name;
outputs << " " << sust->signal->name << "\n";
truthable << "\n";
if (writeOnSet(e, truthable) == -1) return -1;
}
}
for(unsigned int y=0; y<inputSymbols.size(); y++){
inputs << dynamic_cast<AST::SignalSymbol*>(*inputSymbols, symbols.begin()+y) ->name << "\n";
}
// Open output file and write data
}

```



```

430 pos));
      NULL, (AST::SignalSymbol*)(funcArgs.symbols.begin()+
    ); // if function is valued expression
    } else {
      var=new AST::UnaryOp(NULL,
        "not",
        new AST::LoadSignalValueExpression(
          (AST::SignalSymbol*)(funcArgs.symbols.begin()+pos)
        )
      );
    }
  }
  // if parameter is negated for this product term
  if (line[pos]=='1') {
    if (funcSymbol->type == NULL) { // if function is signal expression
      var=new AST::LoadSignalExpression(
        NULL, (AST::SignalSymbol*)(funcArgs.symbols.begin()+pos)
      );
    }
    else { // if function is valued expression
      var=new AST::LoadSignalValueExpression(
        (AST::SignalSymbol*)(funcArgs.symbols.begin()+pos)
      );
    }
  }
  // add parameter to the product term
  if (var!=NULL) {
    if (!((dynamic_cast<AST::BinaryOp*>(term)) ||
      (dynamic_cast<AST::LoadSignalExpression*>(term)) ||
      (dynamic_cast<AST::UnaryOp*>(term))))
    {
      {
        term = var;
      }
      else {
        term = new AST::BinaryOp(NULL, "and", term, var);
      }
    }
  }
  // sum up terms
  if (x==0) {
    expression = term;
  }
  else {
    expression = new AST::BinaryOp(NULL, "or", expression, term);
  }
  std::getline(ifs, line, '\n');
  x++;
}
// if function symbol is pure
if (funcSymbol->type == NULL) {
  body->threads.push_back(
    new AST::Every(new AST::Emit(funcSymbol, NULL),
      new AST::Delay(NULL, expression, NULL, true, NULL)
    )
  );
}
}

// if function symbol is valued
else {
  Sustain* sustain = new Sustain(funcSymbol, expression);
  body->threads.push_back(sustain);
}
funcArgs.clear();
isPure = true;
}
else std::getline(ifs, line, '\n');
}
}
}
/* Performs a multi-level logic minimization on each hw-module
 * @param csd
 * @param filename_prefix A prefix to name the blif files
 */
void MVSIS::minimize(CoDesign::CoDesignData* csd, std::string filename_prefix) {
  // Get the module list constituting the partitioned program from the shared data structure
  AST::Modules modules = csd->convModules;
  AST::Module* m;
  std::vector<AST::Module*> iterator i;
  // iterate over HW-modules
  for (i = modules.modules.begin(); i != (modules.modules.end()-1); i++) {
    m = dynamic_cast<AST::Module*>(*i);
    // write hw-module to blif file
    if (writeBlif(m, filename_prefix+"_blif") == 0) {
      // call mvsis in order to minimize the blif file via the execvp system call
      pid_t cpid;
      int status;
      char* args[] =
        {"mvsis", "0", "-t", "0", "blif", "0", "-T", "0", "blif", "0", "-c", "0", "fullsimp", "fxu", "0",
         "-o", "0", "0", "0", "0", NULL};
      std::string mvsisExe="mvsis";
      std::string fn1, fn2, pwd;
      pwd = getenv("PWD");
      pwd += "/";
      fn1 = pwd+filename_prefix+"_blif";
      fn2 = pwd+filename_prefix+"_min_blif";
      args[8] = const_cast<char*>(fn2.c_str());
      args[9] = const_cast<char*>(fn1.c_str());
      switch (cpid = fork())
      {
        case -1:
          throw MVSISError("MVSISError: Execution of mvsis failed");
        case 0:
          execvp(mvsisExe.c_str(), args);
          break;
        default:
          if (waitpid(cpid, &status, 0) == -1) throw

```

A. Kommentierter Programmcode

```
98
540     MVSISError("MVSISError: Execution of mvsis failed");
        if (!WEXITED(status)) throw
            MVSISError("MVSISError: Execution of mvsis failed. Status is: " +
550 status);
    }
    std::cerr << "MVSIS finished. Reading...\n";
    // read minimized hw-module from blif file
        readBlif(m.filename_prefix + "min.blif");
    }
    else std::cerr << "Module" << m->symbol->name << " not minimized.\n";
    std::cerr << " minimize() finished.\n";
    }
}
```

A.1.12. HW/SW Synthese

Im zweiten Schritt der Co-Synthese wird aus den Hardwaremodulen des partitionierten ESTEREL Programms eine VHDL Beschreibung des Logikblocks erzeugt. Aus dem Softwaremodul werden zunächst einige überflüssige Statements entfernt (vgl. Abschnitt 3.3.2) bevor es direkt ausgegeben wird.

A.1.13. CoDesign-hwswsynthesis.cpp

```

#include "IR.hpp"
#include "AST.hpp"
#include "CoDesignHWSWPrinter.hpp"
#include <iostream>
#include <stdlib.h>
#include <fstream>

/* This program reads in the AST of the partitioned Esterel program from an XML file and writes
 * the modified Esterel program for sw synthesis to 'stdout' and a VHDL description of the
 * logic
 * block for hw synthesis to a file
 * @param name for the VHDL file
 */
int main(int argc, char* argv[])
{
    try {
        IR::XMLstream r(std::cin);
        IR::Node *n;
        r >> n;

        if (argc != 2) throw IR::Error("Wrong number of arguments");
    }
}

std::ofstream hwOut(argv[1]);
if (!hwOut) throw IR::Error("Can't open output file");

AST::ASTNode *an = dynamic_cast<AST::ASTNode*>(n);
if (!an) throw IR::Error("Root node is not an AST node");

CoDesign::CoDesignHWSWPrinter p(std::cout, hwOut);
an->welcome(p);

hwOut.close();
} catch (IR::Error &e) {
    std::cerr << e.s << std::endl;
    exit(-1);
}

return 0;
}

```

A.1.14. CoDesignHWSWPrinter.hpp

```

#ifndef _CODESIGN_VHDL_PRINTER_HPP
#define _CODESIGN_VHDL_PRINTER_HPP

#include "AST.hpp"
#include <iostream>
#include <vector>
#include <map>
#include <sstream>

namespace CoDesign {
using std::vector;
using std::map;
using std::string;
using namespace AST;

class VHDLLogicBlock{
public:
    VHDLLogicBlock();
    ~VHDLLogicBlock();
    string name;
    SymbolTable inputSignals;
    SymbolTable valuedInputSignals;
    SymbolTable outputSignals;
    SymbolTable valuedOutputSignals;
    SymbolTable localSignals;
    std::ostringstream implementation;
    friend std::ostream& operator<<(std::ostream &o, const VHDLLogicBlock &b);
};

/* This class is used in the second step for sw- and hw-synthesis
 * Given the AST of the partitioned program to the 'process' function, the sw module is
 * printed to the output stream o and the VHDL description of the logic block is printed to
 * the hwhModule out_stream. During printing the sw-module superfluous statements are omitted.
 * The logic block is generated from the hw-modules.
 */
class CoDesignHWSWPrinter : public Visitor {
std::ostream &o; // OutputStream for SW Module
std::ostream &hwhModuleOut; // OutputStream for HW Module

    unsigned int indentLevel;

    std::vector<int> precedence;
    std::map<string, int> level;
    std::map<string, int> unaryLevel;

    VHDLLogicBlock vhdCode;
    bool isSWModule;
    processed,

// Flag indicates if SW- or HW-Module is currently
// for printing the sw-module, the visitor methods are
}

changes
// similar to the CEC's EsterelPrinter except some
SymbolTable *usedSymbols;
// for removing some superfluous statements
// stores all in the Esterel program used symbols
public:
CoDesignHWSWPrinter(std::ostream&, std::ostream &);
virtual ~CoDesignHWSWPrinter() {}
string getUniqueSigName(string, SymbolTable*);
using Visitor::visit; // Bring the Visitor's visit method into scope

void process(ASINode* n) { assert(n); n->welcome(*this); }
void statement(Statement *);
void expression(Expression *);
void sigexpression(Expression *);

static const int sequentialPrecedence = 2;
static const int parallelPrecedence = 1;

bool push_precedence(int);
void pop_precedence();

Status visit(ModuleSymbol&);
Status visit(VariableSymbol&);
Status visit(BuiltinConstantSymbol&);
Status visit(BuiltinSignalSymbol&);
Status visit(BuiltinTypeSymbol&);
Status visit(BuiltinFunctionSymbol&);
Status visit(TypeRenaming &);
Status visit(ConstantRenaming &);
Status visit(FunctionRenaming &);
Status visit(ProcedureRenaming &);
Status visit(SignalRenaming &);
Status visit(PredicatedStatement &);
Status visit(TaskCall &);

Status visit(Module&);
Status visit(Exclusion&);
Status visit(Impllication&);
Status visit(Modules&);
Status visit(SymbolTable&);

Status visit(TypeSymbol&);
Status visit(ConstantSymbol&);
Status visit(SignalSymbol&);
Status visit(FunctionSymbol&);
Status visit(ProcedureSymbol&);
Status visit(TaskSymbol&);

Status visit(StatementList&);
Status visit(ParallelStatementList&);
}

```

A. Kommentierter Programmcode

```
110 Status visit(Nothing&);
    Status visit(Pause&);
    Status visit(Halt&);
    Status visit(Limit&);
    Status visit(Sustain&);
    Status visit(Assign&);
    Status visit(StartCounter&);
    Status visit(ProcedureCall&);
    Status visit(Exec&);
    Status visit(Present&);
    Status visit(IF&);
    Status visit(Loop&);
    Status visit(Repeat&);
    Status visit(Abort&);
    Status visit(Await&);
    Status visit(LoopEach&);
    Status visit(Every&);
    Status visit(Suspend&);
    Status visit(DoWatching&);
    Status visit(DoIptoe&);
    Status visit(Trap&);
    Status visit(Exit&);
    Status visit(Var&);

120 void indent() { indentLevel += 2; }
    void unindent() { indentLevel -= 2; }
    void tab() { for (unsigned int i = 0; i < indentLevel; i++) o << ' '; }
};
}
#endif

130 Status visit(Signal&);
    Status visit(Run&);

    Status visit(UnaryOp&);
    Status visit(BinaryOp&);
    Status visit(LoadVariableExpression&);
    Status visit(LoadSignalExpression&);
    Status visit(LoadSignalValueExpression&);
    Status visit(Literal&);
    Status visit(FunctionCall&);
    Status visit(Delay&);
    Status visit(CheckCounter&);

    Status visit(IfThenElse&);

140 void indent() { indentLevel += 2; }
    void unindent() { indentLevel -= 2; }
    void tab() { for (unsigned int i = 0; i < indentLevel; i++) o << ' '; }
};
}
#endif
```

A.1.15. CoDesignHWSWPrinter.cpp

```

10 #include "CoDesignHWSWPrinter.hpp"
11 #include <assert>
12 namespace CoDesign {
13     /* This function overloads the stream output operator for writing an object of type
14     * VHDLLogicBlock
15     */
16     std::ostream& operator<<(std::ostream &o, const VHDLLogicBlock &lb){
17         bool prev = false;
18
19         // include some VHDL Libraries
20         o << "\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.
21         STD_LOGIC_ARITH; ALL; use IEEE.STD_LOGIC_UNSIGNED; ALL;\n\n";
22         // declare the logicblock as new entity
23         o << "entity\n" << lb.name << "\nis\n";
24         o << "port(\n";
25         prev = false;
26         for (unsigned int x=0; x<lb.inputSignals.size(); x++){
27             if (prev) {prev = false; o << ";\n";}
28             o << "uuuuuu" << (dynamic_cast<Symbol*>(lb.inputSignals.symbols[x]))->name << " ; in,\n";
29             std::logic;
30             prev = true;
31         }
32         // declare boolean input signals as vector of size 2;
33         // s[0] is the state, s[1] is the boolean value
34         for (unsigned int x=0; x<lb.valueInputSignals.size(); x++){
35             if (prev) {prev = false; o << ";\n";}
36             o << "uuuuuu" << (dynamic_cast<Symbol*>(lb.valueInputSignals.symbols[x]))->name
37             prev = true;
38         }
39         // declare pure output signals
40         for (unsigned int x=0; x<lb.outputSignals.size(); x++){
41             if (prev) {prev = false; o << ";\n";}
42             o << "uuuuuu"
43             << (dynamic_cast<Symbol*>(lb.outputSignals.symbols[x]))->name
44             prev = true;
45         }
46         // declare boolean output signals as vector of size 2;
47         // s[0] is the state, s[1] is the boolean value
48         for (unsigned int x=0; x<lb.valueOutputSignals.size(); x++){
49             if (prev) {prev = false; o << ";\n";}
50             o << "uuuuuu"
51             << (dynamic_cast<Symbol*>(lb.valueOutputSignals.symbols[x]))->name
52             prev = true;
53             o << ";\n";
54         }
55     }
56 }
57
58 #include "CoDesignHWSWPrinter.hpp"
59 #include <assert>
60 namespace CoDesign {
61     /* This function overloads the stream output operator for writing an object of type
62     * VHDLLogicBlock
63     */
64     std::ostream& operator<<(std::ostream &o, const VHDLLogicBlock &lb){
65         bool prev = false;
66
67         // include some VHDL Libraries
68         o << "\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.
69         STD_LOGIC_ARITH; ALL; use IEEE.STD_LOGIC_UNSIGNED; ALL;\n\n";
70         // declare the logicblock as new entity
71         o << "entity\n" << lb.name << "\nis\n";
72         o << "port(\n";
73         prev = false;
74         for (unsigned int x=0; x<lb.inputSignals.size(); x++){
75             if (prev) {prev = false; o << ";\n";}
76             o << "uuuuuu" << (dynamic_cast<Symbol*>(lb.inputSignals.symbols[x]))->name << " ; in,\n";
77             std::logic;
78             prev = true;
79         }
80         // declare boolean input signals as vector of size 2;
81         // s[0] is the state, s[1] is the boolean value
82         for (unsigned int x=0; x<lb.valueInputSignals.size(); x++){
83             if (prev) {prev = false; o << ";\n";}
84             o << "uuuuuu" << (dynamic_cast<Symbol*>(lb.valueInputSignals.symbols[x]))->name
85             prev = true;
86         }
87         // declare pure output signals
88         for (unsigned int x=0; x<lb.outputSignals.size(); x++){
89             if (prev) {prev = false; o << ";\n";}
90             o << "uuuuuu"
91             << (dynamic_cast<Symbol*>(lb.outputSignals.symbols[x]))->name
92             prev = true;
93         }
94         // declare boolean output signals as vector of size 2;
95         // s[0] is the state, s[1] is the boolean value
96         for (unsigned int x=0; x<lb.valueOutputSignals.size(); x++){
97             if (prev) {prev = false; o << ";\n";}
98             o << "uuuuuu"
99             << (dynamic_cast<Symbol*>(lb.valueOutputSignals.symbols[x]))->name
100             prev = true;
101             o << ";\n";
102         }
103     }
104 }

```

A. Kommentierter Programmcode

```

110     level["mod"] = 8;
        unarylevel["_"] = 9;
    }

    /* If a symbol with the name 'name' is contained in the Symbol table, the function searches
       for a
       * numbered postfix that makes 'name' unique.
       * @param name
       * @param st
       */
    string CodeSignHWSWPrinter::getUniqueSigName(string name, SymbolTable *st){
        int x=0;
        while(st->local_contains(name+postfix)){
            std::ostringstream s;
            s << " " << x;
            postfix = s.str();
            x++;
        }
        return name+postfix;
    }

120     void CodeSignHWSWPrinter::statement(Statement *s) {
        assert(s);
        // for printing the sw-module, the original CEC EsterePrinter method is used
        if (isSWModule) {
            o << '\n';
            indent();
            tab();
            s->welcome(*this);
            o << '\n';
            unindent();
            tab();
        }
        else {
            s->welcome(*this);
        }
    }

130     void CodeSignHWSWPrinter::expression(Expression *e) {
        precedence.push_back(0);
        process(e);
        precedence.pop_back();
    }

140     void CodeSignHWSWPrinter::sigexpression(Expression *e) {
        if (isSWModule) {
            precedence.push_back(0);
            // write [ ] or not ?
            if (dynamic_cast<Delay*>(e) || dynamic_cast<LoadSignalExpression*>(e))
                process(e);
            else {
150         // for printing the sw-module, the original CEC EsterePrinter method is used
                if (isSWModule) {
                    precedence.push_back(0);
                    // add interface signals to the logic block
                    process(m.body);
                    // convert body to combinatorial functions
                }
                // if current module is the sw module use the original CEC Printers method
                if((m.symbol->name.find("sw")==std::string::npos)
                    && (m.symbol->name.find("_hw")==std::string::npos))
                    && (m.symbol->name.find("_sw")==std::string::npos)) {
160         unarylevel["_"] = 9;
                }
                process(e);
                unarylevel["_"] = 8;
            }
        }
        else {
            precedence.push_back(0);
            process(e);
            precedence.pop_back();
        }
    }

170     bool CodeSignHWSWPrinter::push_precedence(int p) {
        bool needBrackets =
            (p < precedence.back()) || ((p == precedence.back()) && ((p==level["_"] || (p==level["
            /" ])));
        precedence.push_back(p);
        return needBrackets;
    }

    void CodeSignHWSWPrinter::pop_precedence() {
        precedence.pop_back();
    }

    Status CodeSignHWSWPrinter::visit(ModuleSymbol &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(VariableSymbol &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(TypeRenaming &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(ConstantRenaming &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(FunctionRenaming &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(ProcedureRenaming &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(SignalRenaming &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(PredicatedStatement &) { assert(0); }
    Status CodeSignHWSWPrinter::visit(TaskCall &) { assert(0); }

    Status CodeSignHWSWPrinter::visit(BuiltinConstantSymbol &) { return Status(); }
    Status CodeSignHWSWPrinter::visit(BuiltinSignalSymbol &) { return Status(); }
    Status CodeSignHWSWPrinter::visit(BuiltinTypeSymbol &) { return Status(); }
    Status CodeSignHWSWPrinter::visit(BuiltinFunctionSymbol &) { return Status(); }

    Status CodeSignHWSWPrinter::visit(Module &m) {
        assert(m.symbol);
        // if current module is a hw-module
        std::cerr << " Processing module \ " << m.symbol->name << "\n";
        if((m.symbol->name.find("sw")==std::string::npos)
            && (m.symbol->name.find("_sw")==std::string::npos)
            || (m.symbol->name.find_last_of("_hw")>m.symbol->name.find_last_of("_sw"))) {
            isSWModule = false;
            assert(m.signals);
            process(m.signals);
            assert(m.body);
            process(m.body);
        }
        // if current module is the sw module use the original CEC Printers method
        if((m.symbol->name.find("sw")==std::string::npos)
            && (m.symbol->name.find("_hw")==std::string::npos))
    }

```

```

    || (m.symbol->name.find_last_of("_sw")>m.symbol->name.find_last_of("_hw")) {
    isSWModule = true;
    assert(m.symbol);
    tab();
    o << "module_" << m.symbol->name << " : \n";
    process(m.types);
    process(m.constants);
    process(m.functions);
    process(m.procedures);
    process(m.tasks);
    process(m.signals);
    for ( vector<InputRelation>; const_iterator i = m.relations.begin() ;
        i != m.relations.end() ; i++) {
        assert(*i);
        process(*i);
    }
    o << '\n';
    tab();
    process(m.body);
    o << "\n\n";
    o << "end_module \n";
    }
    return Status();
}

Status CodeSignHWSWPrinter::visit(Modules &m) {
vector<Module>; iterator i = m.modules.begin();
// print the sw-module first
while ( i != m.modules.end() ) {
    assert(*i);
    assert((*i)->symbol);
    if( (((*i)->symbol->name.find("_sw") != std::string::npos)
        && ((*i)->symbol->name.find("_hw") == std::string::npos)
        || ((*i)->symbol->name.find_last_of("_sw")>(*i)->symbol->name.find_last_of("_hw")))
        {
        // take the sw-modules name without the postfix '_sw' as name for the logic
        vhdCode.name = (*i)->symbol->name.substr(0,(*i)->symbol->name.find_last_of("_sw")
        -2);
    }
    process(*i);
    i++;
}
i = m.modules.begin();
// convert hw-modules to VHDL code of the logic block
while ( i != m.modules.end() ) {
    assert(*i);
    assert((*i)->symbol);
    if( (((*i)->symbol->name.find("_hw") != std::string::npos)
        && ((*i)->symbol->name.find("_sw") == std::string::npos)
        || ((*i)->symbol->name.find_last_of("_hw")>(*i)->symbol->name.find_last_of("_sw")))
        {
        process(*i);
        i++;
    }
    if ( i != m.modules.end() ) o << '\n';
}
}

|| (m.symbol->name.find_last_of("_sw")>m.symbol->name.find_last_of("_hw")) {
return Status();
}

Status CodeSignHWSWPrinter::visit(Exclusion& e) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if ( isSWModule ) {
    o << "relation_";
    vector<SignalSymbol>; const_iterator i = e.signals.begin();
    while ( i != e.signals.end() ) {
        assert(*i);
        o << (*i)->name;
        i++;
    }
    if ( i != e.signals.end() ) o << " _#_";
    o << " : \n";
    }
    return Status();
}

Status CodeSignHWSWPrinter::visit(Implication& e) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if ( isSWModule ) {
    assert(e.pedicate);
    assert(e.implication);
    o << "relation_";
    o << e.pedicate->name << " => " << e.implication->name << " : \n";
    }
    return Status();
}

Status CodeSignHWSWPrinter::visit(SymbolTable &t) {
for ( SymbolTable::const_iterator i = t.begin() ; i != t.end() ; i++) {
    if (*i != NULL) {
        assert(*i);
        process(*i);
    }
    return Status();
}

Status CodeSignHWSWPrinter::visit(TypeSymbol &s) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if ( isSWModule ) {
    o << "type_" << s.name << " : \n";
    }
    // collect used symbols
    if( usedSymbols->local_contains(s.name) ) usedSymbols->enter(&s);
    return Status();
}

Status CodeSignHWSWPrinter::visit(ConstantSymbol &s) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if ( isSWModule ) {
    o << "constant_";
    if ( s.initializer ) {
        o << " _#_";
    }
}
}

```



```

}
Status CodeSignHWSWPrinter::visit(TaskSymbol &s) {
// for printing the sw-module, the original CEC EsterePrinter method is used
if (isSWModule) {
440   o << "task" << s.name << '\n';
vector<TypeSymbol>::const_iterator i = s.reference_arguments.begin();
while (i != s.reference_arguments.end()) {
assert(*i);
o << (*i)->name;
i++;
if (i != s.reference_arguments.end()) o << " ,";
}
o << "\n";
i = s.value_arguments.begin();
450   while (i != s.value_arguments.end()) {
assert(*i);
o << (*i)->name;
i++;
if (i != s.value_arguments.end()) o << " ,";
}
o << "\n";
}
return Status();
}
460
Status CodeSignHWSWPrinter::visit(StatementList &l) {
// for printing the sw-module, the original CEC EsterePrinter method is used
if (isSWModule) {
push_precedence(sequentialPrecedence);
vector<Statement>::const_iterator i = l.statements.begin();
while (i != l.statements.end()) {
process(*i);
i++;
if (i != l.statements.end()) { o << "\n"; tab(); }
}
pop_precedence();
} else {
// the common body of a hw module is a ParallelStatementList consisting
// of sustain and every statements
vector<Statement>::const_iterator i = l.threads.begin();
while (i != l.threads.end()) {
process(*i);
i++;
}
return Status();
}
500
Status CodeSignHWSWPrinter::visit(Nothing &) { o << "nothing"; return Status(); }
Status CodeSignHWSWPrinter::visit(Pause &) { o << "pause"; return Status(); }
Status CodeSignHWSWPrinter::visit(Halt &) { o << "halt"; return Status(); }
530
Status CodeSignHWSWPrinter::visit(Emit &e) {
// for printing the sw-module, the original CEC EsterePrinter method is used
if (isSWModule) {
assert(e.signal);
o << "emit" << e.signal->name;
if (e.value) {
o << '\n';
expression(e.value);
o << '\n';
}
} else {
// NOTE: For HW-Modules the emit statement is handled in the every visitor
}
return Status();
}
540
}
}
Status CodeSignHWSWPrinter::visit(ParallelStatementList &l) {
// for printing the sw-module, the original CEC EsterePrinter method is used
if (isSWModule) {
bool needBrackets = push_precedence(parallelPrecedence);

```

A. Kommentierter Programmcode

```

550 Status CodeSignHWSWPrinter::visit(StartCounter &s) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(s.counter);
        o << " StartCounter_";
        expression(s.count);
    }
    return Status();
}

600 }
}

Status CodeSignHWSWPrinter::visit(Assign &a) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(a.variable);
        assert(a.value);
        o << a.variable->name << "_ := ";
        expression(a.value);
    }
    return Status();
}

610 }
}

Status CodeSignHWSWPrinter::visit(ProcedureCall &c) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(c.procedure);
        o << " call_" << c.procedure->name << "(";
        vector<VariableSymbol*>::const_iterator i = c.reference_args.begin();
        while (i != c.reference_args.end()) {
            o << (*i)->name;
            i++;
        }
        if (i != c.reference_args.end()) o << " ,";
        o << " )";
        vector<Expression*>::const_iterator j = c.value_args.begin();
        while (j != c.value_args.end()) {
            expression(*j);
            j++;
        }
        if (j != c.value_args.end()) o << " ,";
        o << ')';
    }
    return Status();
}

620 }
}

Status CodeSignHWSWPrinter::visit(Exec &e) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        o << " exec ";
        indent();
        for (vector<TaskCall*>::const_iterator i = e.calls.begin();
            i != e.calls.end(); i++) {
            assert(*i);
            assert((*i)->procedure);
            tab();
            o << '\n';
            vector<VariableSymbol*>::const_iterator k = (*i)->reference_args.begin();
            while (k != (*i)->reference_args.end()) {
                o << (*k)->name;
                k++;
            }
            if (k != (*i)->reference_args.end()) o << " ,";
        }
    }
}

560 Status CodeSignHWSWPrinter::visit(Sustain &e) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(e.signal);
        o << " sustain_" << e.signal->name;
        if (e.value) {
            o << "(";
            expression(e.value);
            o << ')';
        }
    }
    // NOTE: For HW-Modules the sustain visitor is called for boolean signals only!
    else {
        assert(e.signal);
        if (e.value) {
            vhdCode.implementation << " 1";
            // if a signal is an output of the logic but also accessed internally,
            // it is declared as input/output. While accessing an output signal in estere is
            // allowed,
            // this is not allowed in VHDL. So a new local VHDL signal is introduced,
            // the combinatorial function is assigned to the local signal and finally assign the630
            local
            // signal to the sustained signal
            if (e.signal->kind == SignalSymbol::InputOutput) {
                vhdCode.implementation << getUniqueSigName(e.signal->name + " _tmp", usedSymbols);
                vhdCode.implementation << " (1) 1<=0";
                expression(e.value);
            }
            vhdCode.implementation << " ; \n";
            vhdCode.implementation << " 1";
            vhdCode.implementation << " 1";
            vhdCode.implementation << e.signal->name;
            vhdCode.implementation << " 1";
            vhdCode.implementation << " 1";
            vhdCode.implementation << getUniqueSigName(e.signal->name + " _tmp", usedSymbols) <<
            " ; \n";
            vhdCode.LocalSignals.enter(new SignalSymbol(
                getUniqueSigName(e.signal->name + " _tmp", usedSymbols)
                ,
                e.signal->type, SignalSymbol::Local,NULL,NULL));
        }
    }
    // if the sustained signal is an output signal
    vhdCode.implementation << e.signal->name;
    vhdCode.implementation << " (1) 1<=0";
    expression(e.value);
    vhdCode.implementation << " ; \n";
}

570 }
}

580 // signal to the sustained signal
// if (e.signal->kind == SignalSymbol::InputOutput) {
//     vhdCode.implementation << getUniqueSigName(e.signal->name + " _tmp", usedSymbols);
//     vhdCode.implementation << " (1) 1<=0";
//     expression(e.value);
// }
// vhdCode.implementation << " ; \n";
// vhdCode.implementation << " 1";
// vhdCode.implementation << " 1";
// vhdCode.implementation << e.signal->name;
// vhdCode.implementation << " 1";
// vhdCode.implementation << " 1";
// vhdCode.implementation << getUniqueSigName(e.signal->name + " _tmp", usedSymbols) <<
// " ; \n";
// vhdCode.LocalSignals.enter(new SignalSymbol(
//     getUniqueSigName(e.signal->name + " _tmp", usedSymbols)
//     ,
//     e.signal->type, SignalSymbol::Local,NULL,NULL));
// }
// if the sustained signal is an output signal
// vhdCode.implementation << e.signal->name;
// vhdCode.implementation << " (1) 1<=0";
// expression(e.value);
// vhdCode.implementation << " ; \n";
}

590 }
}

```


A. Kommentierter Programmcode

```

}
Status CodeSignHWSWPrinter::visit(Await& a) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if (isSWModule) {
o << " await ";
if (a.cases.size() == 1) {
// Simple abort condition
PredicatedStatement *ps = a.cases[0];
assert(ps);
sigexpression(ps->predicate);
if (ps->body) {
o << " do ";
statement(ps->body);
o << " end await ";
}
} else {
indent();
for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin();
i != a.cases.end(); i++) {
o << '\n';
tab();
assert(*i);
o << " case ";
sigexpression((*i)->predicate);
if ((*i)->body) {
o << " do \n ";
indent();
process((*i)->body);
unindent();
}
}
unindent();
o << '\n';
tab();
o << " end await ";
}
return Status();
}
}

Status CodeSignHWSWPrinter::visit(LoopEach &l) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if (isSWModule) {
o << " loop ";
statement(l.body);
o << " each ";
sigexpression(l.predicate);
return Status();
}
return Status();
}
Status CodeSignHWSWPrinter::visit(Every &e) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if (isSWModule) {
}
}
}

if (r.is_positive) o << " positive ";
o << " repeat ";
expression(r.count);
o << " times ";
statement(r.body);
o << " end repeat ";
}
return Status();
}

Status CodeSignHWSWPrinter::visit(Abort &a) {
// for printing the sw-module, the original CEC EsterelPrinter method is used
if (isSWModule) {
if (a.is_weak) o << " weak ";
o << " abort ";
statement(a.body);
o << " when ";
if (a.cases.size() == 1) {
// Simple abort condition
PredicatedStatement *ps = a.cases[0];
o << " ";
assert(ps);
sigexpression(ps->predicate);
if (ps->body) {
o << " do ";
statement(ps->body);
goto PrintEnd;
}
} else {
// Abort cases
indent();
for ( vector<PredicatedStatement*>::const_iterator i = a.cases.begin();
i != a.cases.end(); i++) {
o << '\n';
tab();
assert(*i);
o << " case ";
sigexpression((*i)->predicate);
if ((*i)->body) {
o << " do \n ";
indent();
tab();
process((*i)->body);
unindent();
}
}
unindent();
o << '\n';
tab();
PrintEnd:
if (a.is_weak) o << " weak ";
o << " abort ";
return Status();
}
}
}

```

```

880     o << "every_u";
sigexpression(e.predicate);
o << "u_do";
statement(e.body);
o << "end_u_every";
}
else {
std::cerr << "every\n";
Emit *est = dynamic_cast<Emit*>(e.body);
assert(est);
// if a signal is an output of the logic but also accessed internally,
// it is declared as input/output. While accessing an output signal in estere1 is allowed
940
// this is not allowed in VHDL. So a new local VHDL signal is introduced,
// the combinatorial function is assigned to the local signal and finally the local
// signal is assigned to the emitted signal
if(est->signal->kind == SignalSymbol::InputOutput) {
950     vhdlCode.implementation << "u_u";
vhdlCode.implementation << getUniqueSigName(est->signal->name + "_tmp", usedSymbols);
vhdlCode.implementation << "u<=u";
sigexpression(e.predicate);
vhdlCode.implementation << "u";
vhdlCode.implementation << "n";
vhdlCode.implementation << "u";
vhdlCode.implementation << est->signal->name;
vhdlCode.implementation << "u<=u";
vhdlCode.implementation << getUniqueSigName(est->signal->name + "_tmp", usedSymbols)
<< "u";
960     vhdlCode.localSignals.enter(new SignalSymbol(
getUniqueSigName(est->signal->name + "_tmp", usedSymbols
),
est->signal->type, SignalSymbol::Local,NULL));
} else {
// if the emitted signal is an output signal
vhdlCode.implementation << "u_u" << est->signal->name << "u<=u";
sigexpression(e.predicate);
vhdlCode.implementation << "u";
}
}
return Status();
}
Status CodeSignHWPrinter::visit(Suspend &s) {
// for printing the sw-module, the original CEC Estere1Printer method is used
if (isSWModule) {
o << "suspend";
statement(s.body);
o << "when_u";
sigexpression(s.predicate);
}
return Status();
}
990 Status CodeSignHWPrinter::visit(DoWatching &d) {
// for printing the sw-module, the original CEC Estere1Printer method is used
if (isSWModule) {

```

A. Kommentierter Programmcode

```

990         o << ts->name;
          if (ts->initializer) {
            o << "  _ := _";
            expression(ts->initializer);
          }
          if (ts->type) {
            o << "  _ : _" << ts->type->name;
          }
          i++;
          if ( i != t.symbols->end() ) {
            o << " , \n";
            tab();
            o << "  _";
          }
        }
        o << " _ in ";
        statement(t.body);
        for (vector<PredicateStatement*>; const_iterator i = t.handlers.begin();
             i != t.handlers.end(); i++) {
          assert(*i);
          o << " handle ";
          expression((*i)->predicate);
          o << " do ";
          statement((*i)->body);
        }
        o << " end trap ";
      }
    }
    return Status();
  }
}

1000 Status CodeSignHWSPrinter::visit(Exit &e) {
    if (isSMModule) {
      // don't print the exit statement if it was introduced during partitioning
      // and no pre operators were substituted in this scope
      if (!((e.trap->name.substr(0,10)=="COSYN_TRAP")
            && (e.trap->name.substr(0,14)=="COSYN_TRAP_PRE"))) {
        o << " exit ";
        assert(e.trap);
        assert(e.trap->kind == SignalSymbol::Trap);
        o << e.trap->name;
        if (e.value) {
          o << " (";
          expression(e.value);
          o << ")";
        }
      }
    }
    return Status();
  }
}

1010 Status CodeSignHWSPrinter::visit(Var &v) {
    if (isSMModule) {
      o << " var _";
      SymbolTable::const_iterator i = v.symbols->begin();
    }
}

1020 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1030 Status CodeSignHWSPrinter::visit(Var &v) {
    if (isSMModule) {
      o << " var _";
      SymbolTable::const_iterator i = v.symbols->begin();
    }
}

1040 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1050 while ( i != v.symbols->end() ) {
    Symbol *s = *i;
    assert(s);
    VariableSymbol *vs = dynamic_cast<VariableSymbol*>(s);
    assert(vs);
    o << vs->name;
    if (vs->initializer) {
      o << " := _";
      expression(vs->initializer);
    }
    assert(vs->type);
    o << " : _" << vs->type->name;
    i++;
    if ( i != v.symbols->end() ) {
      o << " , \n";
      tab();
      o << "  _";
    }
  }
  o << " _ in ";
  statement(v.body);
  o << " end var ";
}
return Status();
}

1060 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1070 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1080 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1090 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

1100 Status CodeSignHWSPrinter::visit(Signal &s) {
    // for printing the sw-module, the original CEC EstereilPrinter method is used
    if (isSMModule) {
      o << " signal _";
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        assert(ss);
        o << ss->name;
        if (ss->initializer) {
          o << " := _";
          expression(ss->initializer);
        }
        if (ss->type) {
          o << " : _";
          if (ss->combine) o << " combine ";
          o << ss->type->name;
          if (ss->combine) o << " with _" << ss->combine->name;
        }
        i++;
        if ( i != s.symbols->end() ) {
          o << " , \n";
          tab();
          o << "  _";
        }
      }
      if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
    }
    o << " _ in ";
  }
}

```

```

1100 statement(s.body);
      o << "end_signal";
    }
    else {
      // Enter local signals declared in the hw-module to the local signal declaration of the
      // VHDL
      1160 // code. Rename the signal if necessary
      SymbolTable::const_iterator i = s.symbols->begin();
      while ( i != s.symbols->end() ) {
        Symbol *sy = *i;
        assert(sy);
        SignalSymbol *ss = dynamic_cast<SignalSymbol*>(sy);
        ss->name = getUniqueSigName(ss->name, usedSymbols);
        if (!usedSymbols->local_contains(ss->name)) usedSymbols->enter(ss);
        vhdlCode->localSignals->enter(ss);
        i++;
      }
      statement(s.body);
    }
    return Status();
  }
}
1120 Status CodeSignHWSWPrinter::visit(Run &r) {
  assert(0); // run statement shouldn't occur in the sw module
  return Status();
}

1130 Status CodeSignHWSWPrinter::visit(UnaryOp &u) {
  // for printing the sw-module, the original CEC EsterePrinter method is used
  if (isSWModule) {
    assert(unaryLevel.find(u.op) != unaryLevel.end());
    push_precedence(unaryLevel[u.op]); // Highest: parenthesis never needed
    o << u.op;
    if (u.op.compare("pre")==0) o << "(" ; else o << " ";
    process(u.source);
    if (u.op.compare("pre")==0) o << " ";
    pop_precedence();
  }
  else {
    assert(unaryLevel.find(u.op) != unaryLevel.end());
    push_precedence(unaryLevel[u.op]); // Highest: parenthesis never needed
    vhdlCode->implementation << u.op;
    if (u.op.compare("not")==0) vhdlCode->implementation << " ";
    process(u.source);
    pop_precedence();
  }
  return Status();
}

1140 Status CodeSignHWSWPrinter::visit(BinaryOp &b) {
  // for printing the sw-module, the original CEC EsterePrinter method is used
  if (isSWModule) {
    assert(level.find(b.op) != level.end());
    bool needParen = push_precedence(level[b.op]);
    if (needParen) o << "(" ;
    process(b.source);
  }
  else {
    o << " " << b.op << " ";
    process(b.source);
    if (needParen) o << " ";
    pop_precedence();
  }
}
1160 else {
  assert(level.find(b.op) != level.end());
  bool needParen = true; // Parentheses always needed because 'and' and 'or' have the same
  // precedence in VHDL
  if (needParen) vhdlCode->implementation << "(" ;
  process(b.source);
  vhdlCode->implementation << " " << b.op << " ";
  process(b.source);
  if (needParen) vhdlCode->implementation << " ";
  pop_precedence();
}
return Status();
}

Status CodeSignHWSWPrinter::visit(LoadVariableExpression &e) {
  // for printing the sw-module, the original CEC EsterePrinter method is used
  if (isSWModule) {
    assert(e.variable);
    o << e.variable->name;
  }
  else {
    // print a constant true or false
    assert(e.variable);
    if (e.variable->name == "true") vhdlCode->implementation << "1";
    else vhdlCode->implementation << "0";
  }
  return Status();
}

Status CodeSignHWSWPrinter::visit(LoadSignalExpression &e) {
  // for printing the sw-module, the original CEC EsterePrinter method is used
  if (isSWModule) {
    assert(e.signal);
    o << e.signal->name;
  }
  else {
    // print a signal name to the combinatorial function
    assert(e.signal);
    if (e.signal->kind == SignalSymbol::InputOutput) {
      vhdlCode->implementation << getUniqueSigName(e.signal->name + "_tmp", usedSymbols);
    }
    else {
      vhdlCode->implementation << e.signal->name;
    }
  }
  // if signal is boolean then s(0) is the state value
  if (e.signal->type) vhdlCode->implementation << " (0) ";
  return Status();
}

1210 Status CodeSignHWSWPrinter::visit(LoadSignalValueExpression &e) {

```

A. Kommentierter Programmcode

```

1220 // for printing the sw-module, the original CEC EsterePrinter method is used
    assert(e.signal);
    if (e.signal->kind == SignalSymbol::Trap) o << '?';
    o << '?'; << e.signal->name;
}
else {
    // print a signal name to the combinatorial function
    assert(e.signal);
    if (e.signal->kind == SignalSymbol::InputOutput) {
        vhdCode.implementation << getUniqueSigName(e.signal->name + "_tmp", usedSymbols);
    } else {
        vhdCode.implementation << e.signal->name;
    }
    // if signal is boolean then s(1) is the boolean value
    vhdCode.implementation << " (1) ";
}
return Status();
}
1230 Status CodesignHWSWPrinter::visit(Literal &l) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(l.type);
        if (l.type->name == "string") {
            o << '\n';
            for (string::iterator i = l.value.begin(); i != l.value.end(); i++) {
                if (*i == '\\') o << '\\';
                o << *i;
            }
        } else o << l.value;
    }
    return Status();
}
1240 Status CodesignHWSWPrinter::visit(FunctionCall &c) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(c.callee);
        o << e.callee->name;
        o << '(';
        vector<Expression>::const_iterator i = c.arguments.begin();
        while (i != c.arguments.end()) {
            expression(*i);
            i++;
            if (i != c.arguments.end()) o << ", ";
        }
        o << ')';
    }
    return Status();
}
1250 Status CodesignHWSWPrinter::visit(IfThenElse &e) {
    o << "if ";
    expression(s.predicate);
    o << " ";
    if (s.then_part) {
        o << " { ";
        statement(s.then_part);
        o << " ";
    }
    if (s.else_part) {
        o << " else ";
        statement(s.else_part);
        o << " ";
    }
    return Status();
}
1260 Status CodesignHWSWPrinter::visit(Delay &d) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        if (e.is_immediate) {
            assert(e.count == NULL);
            o << "immediate ";
        } else {
            expression(e.count);
            o << ' ';
        }
        // o << '[';
        sigexpression(e.predicate);
        // o << ']';
    }
    return Status();
}
1270 Status CodesignHWSWPrinter::visit(IfThenElse &e) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        if (e.is_immediate) {
            assert(e.count == NULL);
            o << "immediate ";
        } else {
            expression(e.count);
            o << ' ';
        }
        // o << '[';
        sigexpression(e.predicate);
        // o << ']';
    }
    return Status();
}
1280 Status CodesignHWSWPrinter::visit(CheckCounter &c) {
    assert(c.counter);
    o << "check ";
    expression(e.predicate);
    o << ')';
    return Status();
}
1290 Status CodesignHWSWPrinter::visit(IfThenElse &s) {
    o << "if ";
    expression(s.predicate);
    o << " ";
    if (s.then_part) {
        o << " { ";
        statement(s.then_part);
        o << " ";
    }
    if (s.else_part) {
        o << " else ";
        statement(s.else_part);
        o << " ";
    }
    return Status();
}
1300 Status CodesignHWSWPrinter::visit(IfThenElse &s) {
    // for printing the sw-module, the original CEC EsterePrinter method is used
    if (isSWModule) {
        assert(e.callee);
        o << e.callee->name;
        o << '(';
        vector<Expression>::const_iterator i = e.arguments.begin();
        while (i != e.arguments.end()) {
            expression(*i);
            i++;
            if (i != e.arguments.end()) o << ", ";
        }
        o << ')';
    }
    return Status();
}
1310

```

A.2. Wiederherstellung von Signalabhängigkeiten im CKAG

Durch die Ersetzung von Ausdrücken durch Hilfssignale während der HW/SW Co-Synthese gehen Abhängigkeiten zwischen Readern und Writern eines Signals verloren (vgl. Abschnitt 3.5.1). Während der Partitionierung wird daher eine Datei erstellt, die eine Sicherung dieser Abhängigkeiten enthält. Auf Basis dieser Datei kann der Esterel2KASM Compiler die fehlenden Signalabhängigkeiten wieder rekonstruieren.

Um dies zu erreichen wurde die Klasse `DependencyHandler` des Esterel2KASM Compilers geeignet erweitert. Die Klasse `ExtDependencyHandler` liest die Datei mit den gesicherten Abhängigkeiten ein und fügt diese zum CKAG hinzu.

Um fehlende Signalabhängigkeiten wieder herzustellen, muss das Programm `cec-astkep` aus der Esterel2KASM Compiler Toolkette mit der zusätzlichen Option `-c depfilename` gestartet werden, wobei *depfilename* der Name der Datei mit den gesicherten Abhängigkeiten ist. Normalerweise geschieht dies automatisch über das Makefile, indem man das Target `*.cosyn.kep.kasm` oder `*.opt.cosyn.kep.kasm` angibt.

A.2.1. ExtDependencyHandler.cpp

116

```

10  /* The class ExtDependencyHandler extends the original KEP class DependencyHandler.
   * Normally, the EsterelKASM compiler cannot reconstruct from which signals the
   * auxiliary signals, that substitute complex expressions, depend on. This in-
   * formation was stored in a file during the partitioning process. In case of
   * co-synthesis this class has to be used that restores the signal dependencies
   * in the CKAG
   */

   class ExtDependencyHandler : public KEP::DependencyHandler {
   protected:
   public:
   ExtDependencyHandler(KEP::Debug *d = new KEP::Debug(), std::string filename = "")
   : KEP::DependencyHandler(d), ext_deps_file(filename)
   {}
   protected:
   void add_dependencies(bool=false);
   };

20  void ExtDependencyHandler::add_dependencies(bool all) {
   debug->print(" start KePDependencies :: add_dependencies : ");
   debug->indent();

   visit_nodes();
   std::map<KEP::SignalSymbol*, SignalNodes>::iterator m,n;
   std::set<KEP::KePNode>::const_iterator w,r;

   std::ifstream ifs(ext_deps_file.c_str());
   std::string line, reader_signal, writer_signal;
   std::getline(ifs, line, '\n');

30  while(!ifs.eof()) {
   std::istringstream lineStr(line);
   lineStr >> reader_signal;
   lineStr >> writer_signal;

   // The dependencies object stores for each signal all reader and writer nodes
   // in the CKAG.

40  // Iterate over all dependencies
   for (m=this->dependencies.begin(),n=this->dependencies.end();m++) {
   KEP::SignalSymbol *symbol = m->first;
   assert(symbol);
   // if element for the dependencies of an auxiliary signal (reader_signal)
   // is found ...
   if(reader_signal == symbol->getName()) {
   // ... find all writers of (writer_signal), that is a signal the auxiliary

```

```

// signal depends on ...
for (n=this->dependencies.begin(),m=this->dependencies.end();n++) {
   KEP::SignalSymbol *symbol = n->first;
   const SignalNodes &sn = n->second;
   assert(symbol);
   if(writer_signal == symbol->getName()) {
   for (w=sn.writers.begin(),r=sn.writers.end();w++) {
   // ... and add them to the data structure
   m->second.writers.insert(*w);
   }
   }
   }
   std::getline(ifs, line, '\n');
   ifs.close();

   for (m=this->dependencies.begin(),n=this->dependencies.end();m++) {
   const SignalNodes &sn = (*m).second;

   if (!sn.writers.empty() && !sn.readers.empty()) {
   for (w=sn.writers.begin(),r=sn.writers.end();w++) {
   assert(*w);
   KePThreadId *id_w = (*w)->getThreadId();
   assert(id_w);

   for (r=sn.readers.begin(),r!=sn.readers.end();r++) {
   assert(*r);
   KePThreadId *id_r = (*r)->getThreadId();
   assert(id_r);

   if (!all && id_w->concurrent(id_r)) {
   (*w)->addReader(r,m->first);
   }
   }
   }
   }
   debug->unindent();
   debug->print(" end KePDependencies :: add_dependencies . ");
}

```

A.3. Interfacemodul des KEP

Als Ausführungsplattform für das Co-Design dient der KEP mit dem dazugehörigen KEP-Compiler in der Version 4.16. Die unter Microsoft Windows ausführbare Datei `kepcmpv4.16.exe` enthält sowohl einen Compiler von KASM in KEP Operationscode, als auch einen VHDL Codegenerator. Mit Hilfe des Codegenerators kann eine VHDL Beschreibung des KEP in einer individuell angepassten Konfiguration erzeugt werden. Eine spezielle Option erlaubt es, die VHDL Beschreibung des Logikblocks zu importieren und automatisch in den Code des Interfacemoduls zu integrieren. Der nachfolgende Code zeigt die Implementierung des Generators für den Logikblock. Der Programmcode innerhalb von `if (CoDesignFlag==true) { }` Blöcken ist relevant für die Integration des Logikblocks in das Interfacemodul.

A.3.1. blkinterface.cpp

118

```

int generate_blkinterface()
{
    int i, tmpdat1, tmpdat2, tmpdat3;
    char tmpchar1[2];
    char tmpchar2[8];
    char tmpchars[MaxChars] = "";
    string tmpstr1, tmpstr2, tmpstr3, tmpstr4, tmpstr5;
    string tmpEntityName;

    10 string tmpstr[MaxStatements];
    string tmpSignalName[MaxStatements][2]; // tmpSignalName[x][0]: name
    // tmpSignalName[x][1]: dir and type (IN | INV | OUT |OUTV)

    int tmpFlag1;

    ofstream outfile("blkinterface.vhd", ios_base::out);
    20 if(!outfile){return -1;}
    outfile<<"
n";
    outfile<<"Generated_by_<<version<<"\n";
    outfile<<"
n";
    outfile<<"XinLi\n";
    outfile<<"Realtime_and_Embedded_System_Groups\n";
    outfile<<"University_of_Kiel_Germany\n";
    outfile<<"
n";
    outfile<<"Design_Name:Kiel_Esterel_Processor_4\n";
    outfile<<"Component_Name:blkinterface\n";
    outfile<<"Description:\n";
    30 outfile<<"Address_Width=<<AddressWidth<<"\n";
    outfile<<"O_Signals_=<<SignalNum<<"\n";
    //outfile<<"Value_of_O_Signals_=<<ValueofNum<<"\n";
    outfile<<"Datapath_Width(bit)_=<<DataWidth<<"\n";
    outfile<<"
n";
    tmpdat1=1;

    // Reads the hardware description of the logic block from file
    // and adds enters it into the code for the interface block.
    // Further the entity name is stored in 'tmpEntityName' and the interface
    // declaration is written to the string 'tmpstr'
    if(CodesignFlag==true)
    {
        //cite hw.vhdl
        ifstream inFile(HWKEPFFilename.c_str());
        tmpFlag1=1;

```

```

        tmpdat1=0;
        if ( !inFile )
        {
            return -1;
        }
        while (inFile.getline(tmpchars, MaxChars))
        {
            outfile1<<tmpchars<<"\n";
        }
        tmpstr1=tmpchars;
        istream sbuf2(tmpstr1);
        sbuf2>>tmpstr2>>tmpstr3>>tmpstr4;
        60 if ((upper_string(tmpstr2)=="ENTITY")&&(upper_string(tmpstr4)=="IS" ))
        {
            tmpEntityName=tmpstr3;
            tmpstr5=tmpEntityName;
            tmpstr5=" ";
            tmpFlag1=2;
        }
        if (((upper_string(tmpstr2)=="END")&&(upper_string(tmpstr3)=="upper_string(
tmpEntityName)))||((upper_string(tmpstr2)=="END")&&(upper_string(tmpstr3)=="upper_string(
tmpstr5))))
        {
            tmpFlag1=1;
        }
        if ((tmpFlag1==0)&&(tmpstr1.size()>0))
        {
            tmpstr[tmpdat1++]=tmpchars;
        }
        if (tmpFlag1==2){tmpFlag1=0;}
        }
    outfile1<<"
n";
    outfile1<<"library ieee; use IEEE.STD_LOGIC_1164.ALL; use IEEE.
STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
n";
    outfile1<<"library UNISIM; use UNISIM.Vcomponents.ALL;
n";
    outfile1<<"entity SDataRegs is
n";
    outfile1<<"port (clk: in std_logic;
n";
    outfile1<<"          clk2: in std_logic;
n";
    outfile1<<"          en: in std_logic;
n";
    outfile1<<"          en2: in std_logic;
n";
    outfile1<<"          we: in std_logic;
n";
    outfile1<<"          we2: in std_logic;
n";
    outfile1<<"          Addr: in std_logic_vector (<<SignalWidth<<"_downto 0);
n";
    outfile1<<"          Addr2: in std_logic_vector (<<SignalWidth<<"_downto 0);
n";
    outfile1<<"          di: in std_logic_vector (<<DataWidth-1<<"_downto 0);
n";

```


A. Kommentierter Programmcode

```

540 // generates the SDataBoolean register that stores the values
// connected to the input with the falling edge of SDataRegClk
// (code modified by sga)
// if(CoDesignFlag==true)
{
    outfile1<<"process(SDataRegClk , reset)\n";
    outfile1<<"begin\n";
    outfile1<<"    if(falling_edge(SDataRegClk)) then\n";
    outfile1<<"        reset = 1; then\n";
    outfile1<<"            SDataBoolean<= others >= '0';\n";
    outfile1<<"        else\n";
    outfile1<<"            if(SDataRegWR = 1, then\n";
    outfile1<<"                SDataBoolean(conv_integer(SDataRegID)) <=
SDataRegDI(0);\n";
    outfile1<<"            end if;\n";
    outfile1<<"        end if;\n";
    outfile1<<"    end if;\n";
    outfile1<<"end process;\n";
}

550
560
outfile1<<"\n";
if(presupport==true)
{
    outfile1<<"regDataIn<=SDataRegDOKEP2_when_inneraddr(0)='1' and
initSInout(conv_integer(inneraddr(6 downto 1)))=0 else
SDataRegDOKEP;\n";
}
else
{
    if(CoDesignFlag==true)
    {
        outfile1<<"regDataIn<=SDataRegDOKEP("<DataWidth-1<" downto 1) &&
SDataBoolean(conv_integer(SDataRegID)));\n";
    }
    else
    {
        outfile1<<"regDataIn<=SDataRegDOKEP;\n";
    }
}
outfile1<<"
n";
outfile1<<"end Behavioral;\n";
outfile1.close();
return 0;
}
}

```